1、VNA 基础与 PDN 阻抗测量概述

各位好。今天咱们聊聊 VNA 测 PDN 阻抗这件事。

先别急着搬仪器。我见过太多人一上来就把 VNA 接上 DUT,然后对着屏幕上乱跳的曲线发懵——“怎么跟仿真对不上?” 其实,根子往往在第一步就没捋清楚:VNA 到底在测什么?PDN 又是什么东西?

这一章我们先搭个框架。你搞清楚这几个概念,后面的操作才不会跑偏。

VNA——它到底能干吗?

VNA,全称矢量网络分析仪。名字挺吓人,说白了就是一台“高频信号收发器 + 定向耦合器 + 相位比较器”。

它发射一个正弦波,再去收反射回来的波,以及透过 DUT 传到另一端的波。一比幅,一比相,就能算出 S 参数。

为什么叫“矢量”?因为它不仅看幅度,还看相位。相位信息在 PDN 测量里特别重要,尤其当你想算阻抗的实部虚部、或者做去嵌入的时候。

个人小经验: 我刚开始用 VNA 时,老觉得相位数据没用,只看幅度。直到有一次测一个 10MHz 到 10GHz 的 PDN,谐振点虚部符号死活不对,才发现是相位校准出了问题。从那以后,我每次校准完都会先看一眼相位 trace 是否平滑——这是最廉价的“校准质量检查”。

VNA 最常用的场景包括:滤波器调试、天线匹配、材料介电常数提取……以及我们今天要做的——PDN 阻抗测量。

PDN——电源分配网络,不只是“供电”

PDN(Power Distribution Network)包括从稳压器(VRM)到芯片焊盘的整条路径:PCB 走线、过孔、平面层、去耦电容、封装基板、C4 bump……

你想想看,对芯片来说,这些路径不是理想导线。它们有寄生电阻(IR 压降)、寄生电感(高频阻抗飙升)、寄生电容(谐振坑)。

我们测量的目标,就是把 PDN 当成一个单端口网络,用 VNA 测它的输入阻抗 Z11(实际是 Zport),单位是欧姆,频率范围通常覆盖 DC 到几 GHz。

核心结论: PDN 阻抗曲线是一条随频率变化的线。低频段以电阻为主,中频段出现电感主导的上升斜率,高频段被去耦电容的 ESR/ESL 以及平面谐振拉出尖峰和凹陷。我们的任务就是让这条线在所有工作频率上都低于目标阻抗。

为什么用 VNA 测 PDN,而不是 LCR 表?

LCR 表也能测阻抗,但它只能测低频(通常 < 2 MHz),精度也受限于测试信号电平。而 PDN 会在几百 MHz 甚至 GHz 出现谐振,LCR 表完全看不到那个区域。

VNA 可以扫到几十 GHz,而且校准后能精确测量极低阻抗(毫欧量级)。为什么?因为它用 50Ω 系统,通过反射系数 Γ 换算阻抗:

Z = Z₀ × (1 + Γ) / (1 - Γ)

当被测阻抗接近 50Ω 时,反射系数很小,测量误差不大。但当 PDN 阻抗只有几毫欧时,反射系数接近 -1,VNA 的桥路需要很强的方向性才能分辨。这也是为什么测 PDN 时必须用低损耗、高方向性的测试夹具,甚至加隔离器。

参数 LCR 表 VNA
频率范围 DC ~ 2 MHz 典型 9 kHz ~ 几十 GHz
阻抗量程 毫欧 ~ 百兆欧 毫欧 ~ 千欧(需校准)
相位信息 有(但低频相位精度一般) 高精度矢量
校准方法 开路/短路/负载(简单) SOLT / TRL / 电子校准
测低阻抗能力 受限于测试电流 受限于方向性,但可优化
典型用途 元器件参数提取 高频阻抗、S参数、去嵌入

你看,测 PDN 这种宽频、低阻抗的对象,VNA 几乎是唯一的选择。不过,用 VNA 测 PDN 也有门槛:需要专门的测试夹具、必须做端口延伸或去嵌入、还要处理 50Ω 到低阻抗的转换。这些我们后面几章会逐步展开。

PDN 阻抗测量的两种主流方法

我习惯把方法分成两类:

  1. 单端口 VNA 测量(最常见):VNA 的 Port 1 接 PDN,另一端开路或短路。通过测量反射系数 Z11。优点是设置简单,适合实验室快速验证。缺点是只能测单端阻抗,无法区分共模/差模。
  2. 双端口传输阻抗(Z21)测量:Port 1 激励,Port 2 采样电流。这种方式可以隔离 VNA 与 DUT 之间的地回路干扰,适合高精度测量。但需要额外的电流探头或隔离变压器,操作更复杂。
避坑提醒: 我曾经在测一块 12 层板时,直接用了单端口,结果 2GHz 附近出现了一个莫名其妙的下陷。排查半天,发现是地回路谐振把 VNA 的共模抑制比拉爆了。后来换成双端口传输阻抗法,曲线就干净了。所以如果你的 DUT 有复杂的多层地平面,或者测试电缆很长,建议优先考虑双端口配置。

本章知识体系速览

下面这张图把这章的核心关系串了一下。你看着它,脑子里就有个总谱。

VNA 测 PDN 阻抗知识框架 VNA 测量 PDN 阻抗 —— 第一章知识框架 VNA — 矢量网络分析仪 测 S 参数(幅 + 相) 反射系数 Γ → Z = Z₀·(1+Γ)/(1-Γ) PDN — 电源分配网络 目标阻抗 Ztarget = Vripple/Itransient 两种测量方法:单端口 Z11 / 双端口 Z21 关键难点:校准质量、夹具去嵌入、低阻抗测量、地回路谐振

图里脉络很清楚:VNA 输出 S 参数,S 参数变反射系数,反射系数算阻抗。同时 PDN 有它的目标阻抗要求。两边在测量方法里汇合,然后来到关键难点——校准、去嵌入、低阻抗、地回路。这些正是后面每一章要攻克的堡垒。

为什么第一章就要强调“校准”和“去嵌入”?

举个真实的例子。我有个同事,拿到一块新板子,直接用 VNA 连 SMA 头就测。数据出来,低频 10kHz 阻抗 2mΩ,他高兴得不行。后来我让他做一次 SOLT 校准,再测,变成 18mΩ。差了近 10 倍!

原因是 VNA 在低频段方向性很差,校准前误差模型没建立。你没校准,反射系数里的系统误差是主导,真实阻抗完全被淹没了。

而“去嵌入”解决的是另一个问题:VNA 测到的并不只是 DUT,还包括了电缆、SMA 接头、过孔、走线。这些东西在高频下引入的相移和损耗必须去掉,否则你看到的谐振频率会漂移几十 MHz。

我的一个习惯: 正式测量前,先测一个“已知阻抗”的校准件(比如一个精确的 10mΩ 电阻焊在测试夹具上)。如果 VNA 读出来的曲线在宽频范围内与标称值偏差 < 10%,说明整体系统状态不错。否则,先回头检查校准或夹具。

PDN 阻抗测量的终极目标

咱们做这些,不是为了画一条漂亮的曲线发朋友圈。最终目的是——确认你的 PDN 阻抗在所有工作频率下都低于设计目标值。

目标值怎么定?通常由芯片的电压容限和瞬态电流决定。

Z_target = V_ripple / I_transient
例如:V_ripple = 33mV, I_transient = 3A → Z_target = 11mΩ

如果 PDN 阻抗在某个频率超出这条红线,芯片可能掉电、复位,或者产生时序抖动。我遇到过一块高速 ADC 板,10MHz 处阻抗超标 20%,导致 SFDR 指标直接掉了 5dB。后来加了一颗合适的 MLCC 把那个谐振压下去,性能立刻恢复。

所以记住: VNA 测 PDN 阻抗,不是学术游戏,是工程实战。数据是用来做决策的——要不要改层、换电容、调整布局、加去耦网络。

本章小结

我们把这些先理清了:

  • VNA 是矢量测量仪器,输出幅相信息,转换成阻抗;
  • PDN 是芯片的供电路径,需要用宽频阻抗曲线验证是否满足目标;
  • LCR 表不行,必须上 VNA,但 VNA 需要校准和去嵌入;
  • 单端口简单,双端口抗地回路干扰,各有利弊。