📚 课程目录第4章电容器特性与选型

第4章：电容器特性与选型——MLCC、钽电容、电解电容的ESR/ESL差异与自谐振频率

做PDN设计，绕不开电容。说句实话，很多工程师在“选电容”这事儿上吃了不少亏。

我见过有人拿着一颗大电解电容，自信满满地说“容量大，肯定能滤好”。结果板子跑起来，高频噪声纹丝不动。为什么？因为电容在高频下，已经不是你以为的那个“电容”了。

搞清楚不同电容的ESR（等效串联电阻）、ESL（等效串联电感）以及自谐振频率（SRF），是选对电容的基础。下面我把MLCC、钽电容、电解电容这三家的情况，掰开了讲。

先看一个简单的模型。理想电容的阻抗随频率升高而单调下降。但现实中，电容内部寄生了一个电阻（ESR）和一个电感（ESL）。所以，实际电容的阻抗公式是：

Z = √(ESR² + (2πf·ESL - 1/(2πf·C))²)

你注意看，这个公式里既有容性项（1/ωC），也有感性项（ω·ESL）。在低频段，容性占主导，阻抗随频率增加而下降。到了某个频率点，容抗和感抗刚好抵消，阻抗降到最低点——这个点就是自谐振频率（SRF）。

核心结论：在SRF以下，电容呈现容性；在SRF以上，电容呈现感性。你在高频段用它滤波，它反而成了“电感”，噪声不仅没被滤掉，还可能会被放大。

我经常在培训时打一个比方：电容就像一个“短跑运动员”，只在特定频率范围内效率最高。选错了，就是让举重选手去跑百米。

下面这个表格，我从工程实用角度总结了它们的典型参数。记住，数据来源是普通商业级产品，特殊低ESL型号会更好，但成本也更高。

电容类型	典型ESR（@100kHz）	典型ESL	自谐振频率SRF	典型应用场景
MLCC（多层陶瓷电容）	1~10 mΩ	0.5~2 nH（小封装）	100 MHz ~ 1 GHz	高频去耦、芯片电源管脚
钽电容	100~500 mΩ	2~5 nH	10 MHz ~ 100 MHz	中低频滤波、电源输入
铝电解电容	几百mΩ ~ 几Ω	5~20 nH	100 kHz ~ 1 MHz	低频滤波、储能、母线

我的经验：PDN里，我习惯用MLCC做“主力”，用钽电容或电解电容做“兜底”。因为MLCC在高频下的低ESR表现太出色了，但它的容量在直流偏压下降得厉害——这个坑，后面会专门讲。

SRF不是越高越好，也不是越低越好。关键看你的目标阻抗频率范围。

举个例子：你给一个1 GHz的DDR内存供电，它的瞬态电流变化在几十纳秒内。这时候，你如果选一个SRF只有1 MHz的电解电容，它的ESL会让你在100 MHz以上完全失去滤波能力。

我记得有一次，一个项目在500 MHz附近出现了电源噪声尖峰。查了半天，发现用户全局只用了一颗470 μF铝电解电容——SRF不到1 MHz。折腾半天的冗余，全是空的。

这些年摸爬滚打下来，我觉得有几点特别值得注意。

曾经，我在一个服务器主板上遇到一个问题。设计阶段，电源工程师拍板用了10颗100 μF的钽电容，想着“总容量1 mF，肯定稳”。结果加电后，CPU核心电压纹波超出规格。一测阻抗曲线，100 MHz处的实际阻抗比目标值高了近10倍。为什么？钽电容在那个频率点的ESL已经让它完全罢工了。

之后我要求每个项目的PDN仿真都必须代入电容的S参数模型，只看容量的时代该结束了。

钽电容虽然ESR比电解小，但它对电压和浪涌电流非常敏感。我见过不少案子，因为用了额定电压只留10%余量的钽电容，上电瞬间击穿起火。说实话，我后来在电源入口坚决不用钽电容，除非是经过降额设计且加了限流电路。

警告：钽电容的推荐工作电压通常要降额50%以上。比如系统电压是12V，请选25V耐压的钽电容。这不是保守，是血泪教训。

你可能遇到过这种情况：设计时选了一颗10 μF/10V的MLCC，仿真结果完美。结果实际板子上，这颗电容在5V偏压下，容量可能只剩下3~4 μF。这就是MLCC的直流偏压特性——它很致命，但很多人会忽略。

我的习惯：选MLCC时，一定要看datasheet里的“Capacitance vs. DC Voltage”曲线。如果没这个曲线，我通常换厂家。

下面这张流程图，展示了我通常在PDN设计中如何安排这三类电容。

补充一句：实际项目中，我从来不会只用一种电容。一个典型的CPU核心供电网络，我会用上几种MLCC（不同容值、不同封装）加上几颗钽电容或电解电容。这就像乐队里要同时有高音、中音和低音，才能奏出完整的频谱。

你想想看，PDN设计的本质，就是和电容的这些“非理想特性”作斗争。认清ESR、ESL和SRF这三件事，至少能让你的选型踩坑率降低80%。