第1章 电源完整性概述
做硬件设计这些年，我碰到最多的问题就是：“板子明明原理图对了，为什么上电就出怪毛病？”后来发现，十有八九是电源挨的祸。这一章咱们就聊聊——电源完整性（Power Integrity，PI）到底是个啥，为啥能卡住整个系统。
1.1 什么是电源完整性？
电源完整性，说白了就是保证芯片管脚上的电压始终在它该有的范围内。
别小看这句话。理想情况下电源纹丝不动，可现实中板上全是噪波：负载电流一跳，电压就跟着抖；高频开关同时开启，瞬态拉出大电流，电源轨道上就会“塌”下去。我刚开始画板时，总以为放一堆电容就万事大吉，结果某次调试一个DDR3系统，读写老出错。最后量发现VDDQ电压在跳变沿掉了200mV，换上低ESR的MLCC，问题立刻消失。嗯，那次让我记住了：电压的“稳定”不是取平均值，而是看每个时刻的波动。
所以PI的核心任务就是：把电源噪声和纹波压到芯片容限以内，保证所有器件能正常工作。
1.2 电源完整性与信号完整性的关系
很多人都把PI和SI分开学，其实它俩是“一根藤上两个瓜”。你想想看，信号完整性的目标是让波形不畸变，可是如果芯片供电不稳定，输出驱动器的翻转速度、噪声容限就会变。我之前遇到过一个HDMI接口，眼图老是闭合，调终端电阻没效果，后来发现1.8V电源轨上垮了100mV的谐振毛刺——供电一洗干净，眼图立马睁开。
| 方面 | 信号完整性（SI） | 电源完整性（PI） |
|---|---|---|
| 关注对象 | 高速信号波形 | 电源/地网络电压 |
| 主要问题 | 反射、串扰、振铃 | IR压降、噪声、瞬态跌落 |
| 分析频段 | 基频～几倍谐波 | DC～几GHz（PDN） |
| 相互影响 | 电源噪声耦合到信号线→恶化SI | 信号切换产生的开关电流→恶化PI |
这个表看起来泾渭分明，实际项目里两者要一起仿真。我个人习惯是用同一个3D场求解器提取PCB中电源层和信号线的寄生参数，然后协同检查。省掉哪一步，都可能被谐振“反噬”。
1.3 PDN的基本概念
PDN是Power Distribution Network的缩写，叫电源分配网络。链条长着呢：从电源模块（VRM）出来，经过PCB电源层/地层、过孔、去耦电容、封装基板，最后到达芯片内部的晶体管。
这个网络的等效阻抗很关键。芯片需要电流时，PDN就像一个“水龙头”——如果管道太细太长（阻抗大），拧开龙头水压会骤降。目标阻抗法是最经典的设计方法：规定PDN在DC到某个频率范围内，阻抗不超过Ztarget = (Vdd × Ripple%) / Itransient。
举个例子：某核电压1.2V，允许3%纹波，瞬态电流5A，目标阻抗就是 1.2 × 0.03 / 5 = 7.2mΩ。PDN上的任何路径（电感、电容、电阻）产生的阻抗都不能超过这个值，否则电压会超限。
1.4 为什么电源完整性越来越重要？
原因就三个字：高、低、快。
- 电压越来越低：1.2V、0.9V、0.6V……电压窗口窄得可怜，同样干扰幅值下百分比更大。
- 电流越来越大：一颗AI芯片轻松飙到几百安，IR压降和dI/dt都恐怖。
- 频率越来越高：开关边沿在ps级，PDN中的寄生电感会激起高频谐振。
我最近做的一个服务器主板，VRM输出端直接接了8颗470µF电解电容，仿真出来10MHz处阻抗高了5倍，后来换成4颗低ESL的MLCC并排紧贴负载，阻抗才压下去。你想想看，十年前谁会专门为PDN建3D模型？现在不这么做，板子很可能一上电就冻死。
1.5 本章知识脉络
来捋一遍：
- PI定义——保电压稳定在容限内。
- PI与SI——同根共源，相互牵制。
- PDN基本概念——从VRM到芯片的长链，阻抗决定电压质量。
- 为什么现在PI重要——低压、大电流、高边沿率，每一环都不能松。