第2章 PDN基本概念：电源分配网络组成

电源分配网络，英文叫 Power Distribution Network，简称 PDN。说白了，它就是给芯片供电的整个通路。从电源模块出来，经过 PCB 走线、过孔、平面，再穿过 BGA 球，最后到达芯片内部的晶体管。每一段都有寄生阻抗，都会影响电压质量。

我刚开始接触高速设计时，总觉得 PDN 就是铺铜和放几个大电容。后来有一块板子，FPGA 在 1.0V 内核电压上频繁复位，怎么查都查不到原因。用示波器一看，电压纹波都 120mV 了。才明白，少了一组 MLCC 去耦电容，导致高频阻抗太高。从那时候起，我彻底理解了 PDN 的重要。

2.1 PDN 到底是什么？

你可以把 PDN 想象成城市的供水系统。VRM 就是水厂，去耦电容像沿途的水塔，PCB 走线是管道，过孔和 BGA 球好比接头和阀门。而芯片就像家家户户的水龙头。水龙头打开，水必须马上到，不能等。电流也一样，芯片翻转瞬间需要大量电流，PDN 必须立刻响应。

PDN 的核心指标就是 目标阻抗 Z_target。计算公式很简单：Z_target = (V_DD × 纹波%) ÷ I_transient。比如 1.0V 电源，允许 5% 纹波，瞬态电流 2A，那目标阻抗就是 25mΩ。PDN 所有部分的阻抗加起来，必须在全频段低于这个值。

2.2 PDN 的组成要素

PDN 不是单一器件，而是一整套链路。下面按从源头到芯片的顺序列出来：

• VRM（电压调节模块）：电源源头。开关频率一般在几百 kHz，低频阻抗极低，但高频段几乎没作用。我记得有些 DC-DC 模块的动态响应能力有限，负载突降时输出电容瞬间放电，电压跌落很快。所以 VRM 后面的去耦电容非常重要。
• 体电容（Bulk Capacitor）：通常用铝电解或钽电容，容值几十到几百 μF。主要用来储存中低频能量，应付几十 μs 级别的电流变化。我项目中常用 100μF 的钽电容并几颗。
• PCB 走线和电源平面：这是高频电流的主要路径。电源平面其实就是一个大电容器，极板之间的寄生电容约几百 pF/cm²。走线的寄生电感不可忽略，1cm 走线大约 10nH，在 100MHz 时阻抗都有 6Ω 了，吓人吧？
• 去耦电容网络：通常用 MLCC，容值从 0.1μF 到 100μF 不等。它们专门处理高频电流需求。不同容值的电容自谐振频率不同，组合使用才能覆盖宽频带。
• 过孔和 BGA 球：这些都是小电感。一个过孔约 1nH 左右，BGA 球更小。但别小看，几十个过孔并联，总阻抗就能降很多。我见过有设计为了省成本，BGA 区域只用了两片过孔扇出，结果 VDD 纹波超标，后来加了四排过孔才解决。
• 封装基板：芯片封装内部也有走线和平面，寄生参数更大。封装 PDN 的阻抗往往在几十 mΩ 量级，是主要瓶颈。
• 芯片内部 PDN：包括片上电容（on-die cap）和电源网格。这部分我们工程师很难直接控制，但设计时要把它的阻抗特性考虑进来。一般厂商会提供 Die PDN 的 S 参数模型。

2.3 各部分阻抗特性一览

下面这个表格总结了常见 PDN 组成部分的阻抗范围和频率区间，你可以对着它检查自己的设计：

组成环节	频率范围	阻抗特点	典型贡献
VRM	DC ~ 100kHz	极低，受环路带宽限制	提供基础能量
体电容	1kHz ~ 1MHz	ESR 几 mΩ，ESL 大	中低频储能
PCB 平面	1MHz ~ 100MHz	寄生电容+pF 级，电感约 nH	宽频带谐振
MLCC 去耦电容	1MHz ~ 几百 MHz	自谐振点附近阻抗极低	高频电流瞬态
过孔/BGA	整个范围	电感约 0.5~2nH，串联	高频时形成尖峰
封装基板	100MHz ~ GHz	电阻+电感，几十 mΩ	高频限幅

2.4 PDN 结构示意图

我把 PDN 的核心链路画成了一幅图。从 VRM 出发，电流经过体电容、PCB、去耦电容、过孔和封装，最终到达芯片。箭头代表能量流动方向，分组体现了不同频率域的重要性。

2.5 去耦电容——你用得最多的工具

去耦电容是 PDN 设计中我们最常调整的部分。它的工作原理很简单：当芯片需要突发的电流时，电容储存的电荷立刻释放。电容不是理想的，它有等效串联电阻 ESR 和等效串联电感 ESL。

你选电容的时候，要注意它的自谐振频率 f_SRF = 1/(2π√(L×C))。在自谐振点，电容阻抗最低。低于 SRF 呈现容性，高于 SRF 呈现感性。所以想覆盖宽频带，就要用不同容值的电容并联。我通常的做法是：每 10 倍频率间隔放一种容值。

2.6 PCB 电源平面设计要点

平面层的作用，就是提供一个低电感、低阻抗的电流路径。我画过不少四层板，电源平面和地平面必须紧耦合——介电层越薄，寄生电感越小，平面电容越大。常用 FR4 的介电常数约 4.5，间距 0.1mm 时，每平方厘米的电容约 40pF。

设计平面时还要注意：避免开槽切断回流路径。如果必须走信号线，就在旁边补一个桥接电容。另外，过孔的数量要足够。一个 0.3mm 的过孔电感约 1nH，40 个并联后不到 0.025nH，效果显著。

2.7 整块 PDN 的设计流程

最后我梳理一下设计 PDN 的基本步骤，你以后做项目可以直接拿来参考：

1. 确定电源需求：电压、电流、纹波容限、瞬态电流变化率。
2. 计算目标阻抗 Z_target：上面公式已经给了。
3. 建立 PDN 模型：包含 VRM、电容、平面、过孔、封装。用仿真工具（如 Sigrity PI、ADS、Ansys）或者手算估算。
4. 选择去耦电容网络：根据频段覆盖，选容值、数量、放置位置。我一般先做一次仿真，看哪个频率点阻抗超标，再针对性加电容。
5. 优化布局布线：让电容尽可能靠近芯片电源引脚，减少环路电感。过孔间距不要太大。
6. 仿真验证：至少跑一下阻抗曲线，看是否全低于目标值。如果有峰值，加电容或调整电容种类。
7. 实测检验：板子回来后用 VNA 测 S21 反推阻抗，或用示波器测电源纹波。

讲到底，PDN 设计就是跟寄生电感和寄生电容打交道。你把它看成一条连续的链路，而不是一堆元件，很多问题就能想通了。我当年就是吃了“只管电容不管平面”的亏，现在每次布局前都会花 10 分钟看一看平面层、过孔布局和电流回流路径。