PDN阻抗模型与目标阻抗

说实话，搞电源完整性，绕不开一个核心概念——PDN阻抗。

很多人一上来就铺电容，恨不得把板子上塞满。但效果往往不好。为什么？因为没搞清楚阻抗模型。你想想看，电流从VRM流到芯片，这一路上到处都是阻抗。阻抗大了，电压波动就大。芯片就罢工。

PDN阻抗模型长什么样？

一个完整的PDN，从源头到负载，大致包括这几段：

• VRM（电压调节模块）——源头，低频阻抗很低，但高频响应慢。
• 去耦电容——包括体电容、陶瓷电容，负责不同频段的储能和退耦。
• PCB走线/平面——电源和地平面之间的寄生电感和电阻。
• 封装与裸片——芯片内部的寄生参数，这部分往往最容易被忽略。

把它们串在一起，就是一条从低频到高频的阻抗曲线。我个人习惯把这个模型画成等效电路，方便仿真。

怎么压？靠电容和平面搭配。但电容也不是越多越好。每一颗电容都有自谐振频率。频率高了，它就变成电感。这时候平面电容就顶上。

目标阻抗是个什么鬼？

这个概念其实很简单。目标阻抗Ztarget，就是芯片在正常工作时，PDN允许的最大阻抗。

公式也很直接：

Ztarget = (VDD × 纹波容差) / Itransient

VDD是供电电压，纹波容差通常取3%~5%。Itransient是瞬态电流变化量。举个例子，1.2V供电，纹波3%，瞬态电流5A：

Ztarget = (1.2 × 0.03) / 5 = 0.0072Ω = 7.2mΩ

看到没？7.2毫欧。这不是一个小数字。你想想看，一小段PCB走线就可能超过这个值。

设计流程：从Ztarget到实际方案

知道了目标阻抗，怎么设计？我一般按这几步走：

1. 明确Ztarget——从芯片手册拿到VDD、纹波容差、瞬态电流，算出来。
2. 做裸板PDN阻抗仿真——不加任何去耦电容，看PCB自身阻抗曲线。
3. 寻找阻抗超标频段——哪些频率点超过了Ztarget？记下来。
4. 选电容并摆放——针对超标频段，选择合适的电容值和数量。注意ESR和ESL。
5. 加平面电容——高频段，靠平面间距和介质厚度来压低阻抗。
6. 复仿验证——加完所有电容后，再看全频段阻抗是否都在目标以下。

表格：各频段阻抗控制要点

常见误区

• 以为电容越多越好——电容多了，反谐振也可能多。要算好数量和间距。
• 忽略布局——同样的电容，放远了效果差很多。我见过最夸张的，电容离芯片10cm，高频段几乎不干活。
• 只看低频不看高频——很多人只关注低频纹波，结果高频尖峰把芯片搞死。