3. 确定性抖动子类：DDJ、DCD、PJ、BUJ 详解
说起确定性抖动，很多人上来就背定义：数据相关、占空比失真、周期性、有界不相关。但你真去测过吗？我见过不少工程师拿着示波器看眼图，看到抖动大就直接甩一句“PJ 太大”，其实根因往往是 DDJ 和 DCD 混在一起。这一章我们就把这四个子类拆开，每个都说到“怎么测、怎么判、怎么治”。
我不爱用那种“首先、其次”的排比。咱们直接来狠的——先看整体结构。
3.1 数据相关抖动（DDJ）
DDJ 说白了就是“码型相关的抖动”。你传输 1010 和 000111 跑出来的抖动长得不一样。原因很直接：信号的频域成分不同，经过信道或链路的频响失真后，每位到达的时间就偏移了。
我曾在一条 10Gbps 的背板链路上折腾了整整一周。眼图总是关不干净，我一开始怀疑是电源噪声，后来发现只要跑 PRBS7 和 PRBS31，抖动幅度差了快 40%。一算才知道，长连“1”的脉冲拉长了电容放电时间，导致下个边沿被拖后了——典型的 DDJ。
- 根源：信道带宽不足、反射、趋肤效应、介质损耗
- 表现：在双脉冲模式（如 1010）和长连模式（如 000111）下抖动不同
- 分离方法：截取不同码型区间的边沿直方图，对比均值
- 一句话：换一种码型，抖动立马变，就是 DDJ
3.2 占空比失真（DCD）
DCD 其实是 DDJ 的一种特例，但我习惯单独拿出来讲。它的本质是：时钟或数据信号的占空比不是 50%。也就是说，高电平持续时间不再等于低电平持续时间。
为什么会这样？要么是接收端的阈值偏移了，要么是驱动器的上下沿不对称。我给一个师弟看他的 25MHz 时钟，他说抖动很小，但我让他测占空比，发现只有 47.3%。你想想看，上升沿总比下降沿来得快一点，每次周期结束的时候都“早到”或“晚到”一点，这累积起来就是一个很大的确定性偏置。
| 成因 | 典型场景 | 应对方法 |
|---|---|---|
| 驱动器上下管阻抗不匹配 | CML / LVDS 输出 | 调整输出摆幅平衡 |
| 接收端阈值偏移 | 长距离传输后直流电平漂移 | 加 AC 耦合 + 恢复共模 |
| PLL 电荷泵漏电 | 数模混合时钟 | 检查 VCO 控制电压纹波 |
3.3 周期性抖动（PJ）
PJ 是最容易理解的——抖动是周期性的，比如来自电源开关噪声、EMI 耦合、附近时钟串扰。你在频谱上会看到一根或几根离散谱线。但实际测量时有个坑：PJ 不一定和被测信号同步，所以有时候你在示波器上看到的是“慢变”的抖动，而不是明显的正弦摆动。
我记得刚入行时测一块 FPGA 的并行总线，眼图左右边缘模糊得像毛玻璃。我抓了个长采样看 TIE (Time Interval Error) 曲线，发现它在一秒内周期性地摆动了 400 次——正好是板上一个 Buck 变换器的开关频率。哈哈，后来加了 RC 滤波就解决了。
测量 PJ 我最推荐的工具是：时域 TIE 曲线 + 频谱。先看 TIE 曲线有没有明显的正弦分量，然后再看 FFT 能不能找到尖峰。注意如果要分离 PJ 和其他抖动，你需要一个足够长的采样记录（至少几百个周期），否则低频 PJ 很容易被误判为 BUJ。
3.4 有界不相关抖动（BUJ）
BUJ 这个名字就有意思了——“有界”说明幅度有限，“不相关”意味着它和你的码型、时钟没有固定相位关系。典型来源是隔壁走线的串扰。串扰信号是你信号自己的高频副本，但相位不固定，所以它加在边沿上就会产生一个范围有限的随机偏移。
我遇到过最头疼的 BUJ 案例：一个 PCBA 上速率为 28Gbps 通道和 12Gbps 通道紧挨着走线。高通的信号频段正好落在低通的带内，每几百个比特就串过来一个脉冲。在眼图上你会看到双峰直方图，但位置不随码型变化。我用拟合法抽掉 DDJ 和 PJ 后，剩下的直方图呈现出两个对称的峰——那就是 BUJ 搞的鬼。
- BUJ 频域无尖锐谱线（或者谱线很宽）
- BUJ 直方图通常呈双峰或扁平分布
- BUJ 幅度有界，但相位随机——所以也叫“无界？其实有界”
在实际测试中，分离 BUJ 往往需要“排除法”。你先用码型相关的分析去掉 DDJ + DCD，然后把 TIE 曲线做带通滤波看有没有周期分量，剩下的“有界非周期”残差就是 BUJ。当然你也可以用直方图包络法：总抖动直方图中最长两个尾巴中间夹的平台区，就是 BUJ 贡献的。
嗯，这一章我们就聊到这。四种子类各有各的脾气，但记住一个原则：先定性、再定量；先看时域波形，再看谱和直方图。你把这些分析手段练熟了，再复杂的抖动问题也能拆得明明白白。