抖动基础概念：周期抖动、周期间抖动、累积抖动的基本定义与测量
做信号完整性这些年，抖动是我最常打交道的“老朋友”之一。你想想看，一个时钟信号如果边沿位置飘忽不定，数字系统里那些时序裕量就会像漏气的气球一样一点点瘪下去。我记得刚入行时，老工程师丢给我一份高速 AD 的数据手册，上面用三种不同的抖动指标折腾了我整整三天。今天咱们就把这三个概念彻底拆开，讲清楚它们到底在测什么、怎么测、以及我踩过哪些坑。
周期抖动（Period Jitter）
周期抖动是最基础、最直观的一个。说白了，它就是测量每个时钟实际周期的长度，跟理想周期值对比之后，找出那些偏差。理想情况下，一个 100MHz 的时钟周期应该是 10ns，但实际上每个周期可能是 10.02ns、9.98ns、10.01ns……这些波动就是周期抖动。测量方法很简单：用示波器或时序分析仪抓 N 个连续周期，记录每个周期的实际长度，然后算统计量——常用的是峰峰值（Peak-to-Peak）和均方根（RMS）。
注意：周期抖动的峰峰值对系统时序约束影响很大，特别是当抖动超过一个建立/保持时间窗时，直接导致采样错误。我见过一个项目，系统总莫名其妙丢包，最后查出来就是锁相环输出时钟的周期抖动峰峰值比数据手册标的多了 15ps，换了另一款 PLL 后立刻稳定。
测量时有个容易忽略的点：采样次数。我曾经为了图快只抓了 1000 个周期，结果算出的 RMS 值比后来用 100 万个周期算的偏小 30%。最低推荐 10^5 个周期，要是做精确定量分析，建议用 10^6 以上。
周期间抖动（Cycle-to-Cycle Jitter）
周期间抖动衡量的是相邻两个周期之间的长度变化量。打个比方，假设第 N 个周期是 10.02ns，第 N+1 个周期是 9.99ns，那么这两个周期之间的差值就是 30ps。这个指标对 DDR 接口、高速串行收发器特别敏感，因为接收端的时钟恢复电路通常只关注相邻周期的差异。
我个人的习惯是，在示波器上用无限余辉模式观察周期间抖动。把周期时间设为 X 轴，相邻周期差设为 Y 轴，你会看到一个类似“蝴蝶”形状的散点图。如果散点集中在 ±20ps 以内，说明锁相环的瞬时稳定性很好；要是散点拖成一个大椭圆，那大概率是电源噪声进了 VCO 的调谐端。
避坑指南：我曾经用频率计直接测周期间抖动，结果发现读数值比仿真结果大了 3 倍。后来才意识到，频率计的触发抖动本身就有几十 ps，叠加到测量值里了。正确做法是用示波器的 Cycle-to-Cycle Jitter 直方图功能，或者用带有时间间隔分析功能的仪器。
累积抖动（Accumulated Jitter）
累积抖动是个“老账本”——它统计在较长的时间窗口内，时钟边沿相对于理想位置的漂移总量。假设你观察 1000 个周期，第一个周期慢了 5ps，第二个慢了 3ps，第三个快了 2ps……这些偏差会像随机游走一样累加起来。累积抖动的标准测量方法是：用一个理想参考时钟做时基，测量被测时钟每个边沿的时间偏移，然后绘制 抖动相位轨迹（Jitter Phase Trace）。
累积抖动的长周期成分很关键。比如在 100MHz 的时钟上，你连续测 1ms，累积抖动峰值可能达到几百皮秒——远大于周期抖动或周期间抖动。这对需要连续传输多比特数据的链路（如 PCIe、SATA）是致命伤，因为接收端的 CDR 只有有限的跟踪带宽，没法补偿过大的长周期漂移。
警告：累积抖动的测量需要一个 超低抖动参考时钟，参考本身的抖动至少要比被测小 5 倍以上。我曾在一个实验室里用普通的晶振做参考，结果测出来的累积抖动曲线全是参考源的“功劳”，完全误导了调试方向。
三种抖动对比：一张表说清
| 类型 | 测量对象 | 单位 | 典型应用场景 |
|---|---|---|---|
| 周期抖动 | 每个周期的长度偏差 | ps（峰峰值或 RMS） | 计算建立/保持裕量、确定最小脉宽 |
| 周期间抖动 | 相邻周期长度之差 | ps（峰峰值或 RMS） | DDR 读写时序、PLL 瞬时稳定性评估 |
| 累积抖动 | 多个周期累积的边沿偏移 | ps（峰峰值，有时以时间间隔误差 TIE 表示） | 高速串行链路、长数据包传输、CDR 设计 |
它们之间有什么联系？
很多初学者会问：这三种抖动能不能互相换算？我的答案是：没有简单的数学公式。原因在于它们的统计特征不同——周期抖动只关心单个周期的长度，忽略了前后依赖；周期间抖动只关心相邻差，丢掉了长期趋势；累积抖动则包含了所有时间尺度上的漂移。在实际系统中，同样的时钟，比如带 1% 频差的自由振荡晶振，它的周期抖动很小（可能只有几 ps），但累积抖动在 1ms 窗口内可能大到几个 ns。你想想看，只看周期抖动完全发现不了“频差”这个根源问题，这就是为什么业界在做抖动分解时必须同时测多个指标。
个人经验：如果系统偶尔出现随机误码，先看累积抖动；如果系统在特定码型下批量误码，先看周期间抖动；如果系统一上电就时序违规，先看周期抖动的峰峰值。
这张图里我故意把实际边沿与理想边沿的偏差画得夸张一些，方便你看清：每个周期自身的长度偏差就是周期抖动；相邻两个周期长度之间的差异（比如 T1–T2 和 T2–T3 的差值）就是周期间抖动；而从 T0 开始到 T6 累积的总偏移量就是累积抖动。三个概念看似分离，但在一个真实的时钟信号里，它们其实是由相同的噪声源（供电噪声、热噪声、衬底噪声）共同造成的，只是不同的测量窗口放大了不同的特征。
关于测量的一点总结
- 周期抖动：推荐用示波器的“Period Jitter”直方图模式，统计 100 万个周期以上。查看 RMS 和峰峰值。
- 周期间抖动：示波器应切换到“Cycle-Cycle Jitter”测量，或者用 TIA（时间间隔分析仪）捕获连续边沿时间差。
- 累积抖动：通常需要采样示波器或 BERT（误码率测试仪），配合超低抖动参考时钟，记录 TIE（时间间隔误差）序列，再计算 RMS 和峰峰值。
在实际项目中，我通常会同时获取这三种抖动的数据，而不是只看一个指标。记得有一次，某 FPGA 厂家给的 IBIS 模型只标注了周期抖动 RMS，结果我们做 PCIe Gen3 链路预算时完全没发现问题，直到上板实测才发现眼图闭合严重。后来用频谱仪查累积抖动，才发现有一个 120kHz 的电源噪声分量被 PLL 没有抑制掉，在 10μs 窗口内累积了 150ps 的抖动。这种问题只看周期抖动根本看不到。
小技巧：如果示波器没有直接给出三种抖动，可以用 MATLAB 或 Python 对边沿时间数组做后处理——diff() 得到周期间抖动，cumsum() 可以得到累积抖动。我经常在实验室里用这个办法快速排查问题。