📚 课程目录第2章传输线理论

传输线理论：特征阻抗、延迟、反射归纳总结

传输线理论，说白了就是搞清信号在走线上怎么跑、跑到终点会不会反弹。我自己做了十几年仿真，发现90%的信号完整性问题都能回溯到这三个核心概念：特征阻抗、传输延迟、反射。这一章咱就把它们掰开揉碎，再汇总成一个实用框架。

本章核心：掌握特征阻抗、延迟、反射的定义与计算，理解它们如何共同决定信号质量。

特征阻抗不是用万用表量出来的电阻，而是传输线对高频信号的固有阻抗。说白了，它等于线上某点的电压与电流之比：

Z₀ = √(L/C)   (无损线近似)

其中 L 是单位长度电感，C 是单位长度电容。记住，特征阻抗只跟走线的物理结构有关——线宽、介电常数、铜厚、距离参考层的高度。跟频率有关系吗？有，但没那么大。工作频率在几百MHz到几十GHz范围内，Z₀ 变化不超过10%。

经验值：FR4 板材上，50Ω 微带线常见宽度：1oz 铜，4.5mil 介质厚度，线宽约 8~10mil。我刚开始画 PCB 时总按经验值，结果仿真发现阻抗偏差 8Ω，后来老老实实叠层计算。

为什么必须控制特征阻抗？因为信号源、传输线、负载三者的阻抗如果不匹配，能量就会在接口处“反弹”，产生反射。

传输延迟 τ = 长度 / 相速度。相速度又取决于介质的有效介电常数：

v = c / √ε_eff

FR4 的有效介电常数通常在 3.5~4.5 之间，信号传播速度大约 150~170 ps/inch。举个例子：一条 6英寸的走线，延迟大约 1ns。这个数字在时序分析里非常重要——我曾在一个 DDR3 项目里因为走线等长没算介质效应，导致数据眼图闭合，最后加长了 200mil 才修回来。

反射发生在阻抗不连续的点。反射系数 Γ 定义为反射电压与入射电压之比：

Γ = (Z_load – Z₀) / (Z_load + Z₀)

当 Z_load = Z₀ 时，Γ = 0，无反射；当开路时 Z_load→∞，Γ = 1，全反射；短路时 Z_load=0，Γ = -1。你想想看，如果走线中间有个容性过孔或者直角拐角，局部阻抗突变，信号就会在那里“回头”。多次来回反射会在接收端叠加出振铃、过冲，严重时烧芯片。

警惕：反射不只在末端发生。中途的 T 型分支、过孔、接插件，甚至走线宽度变化，都会产生多次小反射。我曾遇到一个案例，因为差分对内的两根线长度差 5mil，反射导致共模噪声比 spec 高 15dB，只好重新绕线。

特征阻抗决定了传输线的“性格”，延迟决定了信号的“时间”，反射是性格不匹配产生的“冲突”。它们通过以下公式紧密耦合：

这张图帮你理清关系：

在实际仿真流程里，我们会围绕这三个参数做以下检查：

举个例子，我用 TDR 检查一段 50Ω 走线，如果在 0.5ns 处出现阻抗下降到 40Ω，说明那里有个容性不连续。再配合延迟，就能反推出不连续点位于走线的什么位置。

实战技巧：调试反射问题时，先测 TDR 看阻抗曲线，然后计算反射系数 Γ。如果 Γ < 0.1，通常可以忽略；超过 0.3 必须处理。我习惯把 10% 的阻抗突变作为警戒线。

特征阻抗不要只看“仿真值”——板材实际介电常数与数据表有差异，必须做叠层验证。我曾经被 FR4 的 εr 标称 4.2 骗过，实际测量 4.6，阻抗直接掉到 47Ω。
延迟计算别忘了过孔——每个过孔大约增加 10~20ps 延时，对于高频总线必须计入。我的做法是：用 3D 场求解器提参，而不是简单加个 lumped 电容。
反射不仅看末端——中间的分支、过孔、线宽变化都会产生多次反射，而且这些反射会叠加。仿真时必须跑完整链路，不能只看首尾。

特征阻抗、延迟、反射三者构成了传输线理论的基石。掌握了它们，你就拿到了信号完整性分析的钥匙。记住：阻抗可控 + 延时可控 + 反射最小化 = 一条合格的走线。下一张表帮你快速回顾：