一、SI仿真概述与基础知识归纳总结
1.1 为什么需要SI仿真？
数字设计越来越快，时钟早就过了GHz。信号完整性问题不再是“偶尔出现”，而是“一定会出现”。
我记得2010年做一个DDR3项目，两片颗粒间距拉大了3mm，结果信号眼图直接闭合。当时没做仿真，等到板子打回来才发现问题。从那以后，我养成了一个习惯：设计开始前，先把SI仿真跑一遍。
说白了，SI仿真就是提前发现信号质量问题的工具。它能帮你回答这几个问题：
- 信号从驱动端到接收端，波形会不会变形？
- 反射会造成多大的过冲？会不会误触发？
- 串扰会影响多少时序裕量？
- 电源噪声是否会影响信号质量？
核心观点：SI仿真不是“锦上添花”，而是“雪中送炭”。越早介入设计，成本越低。
1.2 SI仿真知识体系
SI仿真涉及的东西挺多，但核心就那么几个概念。我把它们梳理成一张图，你一看就明白。
我个人的学习顺序：先啃透传输线理论，再研究反射和串扰，最后搞电源完整性。这个顺序比较合理，因为后面的概念都依赖前面的基础。
1.3 信号完整性三大关键指标
做SI仿真，最终要落到几个可量化的指标上。我通常关注这三个：
| 指标 | 定义 | 典型规范 |
|---|---|---|
| 过冲/欠冲 | 信号超出电源轨或低于GND的幅度 | ≤ 电源电压的10% |
| 振铃 | 信号在高低电平之间来回振荡 | 6%以内稳定到终值的90% |
| 眼图开度 | 眼图在水平和垂直方向上的“净空” | 眼高 ≥ 200mV, 眼宽 ≥ 0.6UI |
我在项目中遇到过最头疼的问题，就是振铃导致接收端逻辑误判。明明波形看起来还行，但一上系统就概率性出错。后来查出来是拓扑分支导致的反射，加了个串联端接就解决了。
1.4 传输线——SI仿真的根基
你想想看，为什么低速设计不用考虑SI问题？因为低速时信号波长远大于走线长度，整条线可以看作一个等电位节点。但到了高速，走线长度超过信号波长的十分之一，就必须当成传输线来处理。
传输线有两个核心参数：
- 特性阻抗Z0：由走线宽度、介质厚度和介电常数决定。PCB厂家通常控制50Ω或100Ω差分阻抗。
- 传播时延TD：信号从一端到另一端需要的时间。FR4材料下，大约每英寸150ps~180ps。
我曾经踩过的坑：认为只要阻抗匹配了，反射就彻底消失。其实不匹配只是反射减少，完全消除是不可能的。关键是控制反射在噪声容限之内。
1.5 SI仿真的典型工作流
我建议你把这个流程记在电脑便签上，每次做仿真都过一遍：
- 提取互连模型——从PCB布局中提取走线、过孔、连接器的S参数或SPICE模型。
- 设置IBIS模型——从芯片厂家拿到I/O缓冲器的IBIS模型，注意检查版本和精度。
- 构建仿真通道——把驱动、传输线、接收端串起来，形成完整通道。
- 加激励跑瞬态——通常用PRBS（伪随机比特序列）作为激励信号。
- 看波形和眼图——分析过冲、振铃、眼图开度是否满足规范。
- 优化迭代——不满足就改层叠、调拓扑、加减端接，重新仿真。
一个小习惯：每次仿真前，先用单位长度的L和C算一遍理论Z0，跟仿真结果对一下。如果差太多，说明模型或者设置可能有问题。
1.6 新手最容易犯的错
说说几个我见过最多的误区吧：
- 不看频域就直接跑时域——通道的带宽限制会造成高频分量衰减，时域波形会失真。
- 忽略参考平面连续性——跨分割会导致阻抗突变，反射噪声直接翻倍。
- 只用单一温度仿真——高温时介质损耗增加，信号衰减更严重，最好跑三个温度：-40°C、25°C、85°C。
好了，这一章我们把SI仿真的骨架搭起来了。后面每一章都会围绕一个具体案例展开，从模型提取到结果分析，一步步拆给你看。