差分信号传输线基础归纳总结
做高速设计这些年，我遇到最多的问题就是：“差分对到底该怎么走线？” 其实，差分的本质并不复杂。说白了就是用两根线传一个信号，一根走正，一根走负。接收端只看它们的差值。这一个小小的改变，带来的好处可不少。
为什么高速设计都离不开差分对？
我个人习惯，判断一个设计是不是真的懂高速，就先看差分对处理得怎么样。差分信号有几个天生的优势，单端信号再怎么努力也追不上。
- 抗共模噪声强：外界干扰同时耦合到两根线上，一减，噪声就没了。这在强干扰环境下特别管用。
- EMI 小：两根线的电流方向相反，辐射磁场相互抵消。你做 EMC 测试时会轻松很多。
- 对参考地不敏感：地平面不完整的时候，单端信号立马出问题。差分信号只看两根线的相对差值，地弹和回流噪声影响小很多。
一个小经验：在背板或连接器场景下，差分对的抗噪能力特别明显。我曾在某个项目中用过单端传输10G信号，结果眼图惨不忍睹；换成差分对之后，眼图一下就睁开了。
差分对的两个核心模式：奇模与偶模
想真正理解S参数和长度失配，必须先搞明白这两个模式。很多问题出在这上面。
奇模：两根线信号幅度相等，相位相反。这是差分信号正常工作的模式。差分阻抗通常按这个模式设计，典型值100Ω。
偶模：两根线信号幅度相等，相位相同。这通常是我们不想要的模式，比如共模噪声。共模阻抗一般比差分阻抗大，典型值25-50Ω（取决于耦合程度）。
为什么会关心偶模？因为一旦差分对出现长度失配，一部分能量就会从奇模转化成偶模。这就直接导致插损恶化。我在调试25Gbps链路时就碰到过这种情况——明明PCB走线阻抗都正常，但插损就是超标。后来一查，就是一对差分线差了12mil。
关键认知：差分对的长度失配，本质上是奇模到偶模的模式转换。模式转换越大，插损恶化越严重。
关键参数一览
下面这几个参数，你做差分对设计时必须盯住。我通常会在设计开始前就列一个Checklist，逐项确认。
| 参数 | 符号 | 典型值 | 影响因素 |
|---|---|---|---|
| 差分阻抗 | Zdiff | 100Ω ± 10% | 线宽、线距、介质厚度 |
| 共模阻抗 | Zcom | 25-50Ω | 耦合系数、介质高度 |
| 传播速度 | vp | ~6.5 ps/mm (FR4) | 介电常数 εr |
| 耦合系数 | k | 0.2 - 0.6 | 线距、叠构 |
| 模式转换 | Scd21 | < -30 dB | 长度失配、阻抗不对称 |
注意：长度失配不仅影响插损，还会导致共模噪声增加。我曾经遇到过一个案例，差分对失配30mil，EMI测试直接超标了8dB。所以等长不是“差不多就行”，是要严格控制的。
单端 vs 差分：怎么选？
碰到一个高速接口，用单端还是用差分？我的判断标准很简单。
- 速率 > 1Gbps：优先选差分。比如PCIe、USB 3.0、SerDes，这些都是差分接口。
- 走线超过3英寸：建议用差分。长走线对噪声和地弹很敏感，差分优势明显。
- 成本敏感且速率低：单端可以接受。比如I2C、SPI，用差分太浪费。
说白了，差分信号每条线都要占用布线资源，面积和成本都会增加。但高速场景下，这笔投入是值得的。
设计中的那些坑
说几个我实际踩过的坑，希望对你有帮助。
- 坑一：只等长，不控间距。差分对的阻抗受间距影响很大。等长做得好，但间距忽大忽小，阻抗就不连续。S参数一样会恶化。
- 坑二：过孔处不对称。差分对换层时，过孔的尺寸、位置、焊盘要完全对称。哪怕一边多了一个小stub，也会引起模式转换。
- 坑三：忽略参考平面。差分对虽然对地不敏感，但参考平面不连续时，回流路径会绕路，带来额外的感性耦合。
避坑指南：我曾经在12.5Gbps的设计中，就因为差分对换层时一边打了地孔一边没打，结果Sdd21在奈奎斯特频率上差了3dB。查了半天才找到原因。
上面这张图我画出了差分信号传输线的完整知识框架。从信号模式到关键参数，从核心优势到设计要点，所有东西都围绕同一个核心——保持差分对的对称性。对称性一旦被破坏，模式转换就会增加，S参数中的插损就开始恶化。后面我们在讲长度失配的具体影响时，会反复用到这张图里的概念。
一句话总结：差分对设计的灵魂是“对称”，包括长度对称、间距对称、过孔对称、参考平面对称。对称性越好，模式转换越小，插损越干净。