3 Skew概念:到底什么是“歪”了

各位好,我是你们的老朋友。做HDMI信号完整性这么些年,要说哪个参数最容易被忽视、又最让人头疼,我第一个想到的就是Skew。说白了,就是信号在传输过程中“走偏了”。今天我们就好好聊聊这东西。

我记得刚入行那年,调试一块HDMI板子,画面总是间歇性闪雪花。测了阻抗、测了损耗,都挺好。后来老工程师过来看了一眼波形,跟我说:“你看这两个差分信号到的时间不一样了。”这就是Skew。从那以后,我再也不敢小看它。

3.1 Skew的定义

Skew是时间偏差。在差分信号里,两个互补信号(P和N)应该在接收端同时到达。如果时间差超过一定值,就叫有Skew。单位是皮秒(ps),或者用UI(单位时间间隔)表示。

为什么会这样?因为走线的长度、走线拐弯、过孔、材料介电常数不均匀,都会让两个信号“赛跑”的结果不同。

核心要点:差分对内Skew是指同一差分对中P和N信号的到达时间差。对间Skew是指不同差分对之间的时间差。

3.2 对内Skew vs 对间Skew

这两个概念容易搞混。我习惯用一个比喻:对内Skew像双人三腿走路时两个人步伐不一致;对间Skew像不同队伍起跑线不同。

类型定义常见原因HDMI规范典型限值
对内Skew同一差分对内部P/N信号的时间偏移走线不等长、过孔不一致、介质不均匀≤ 0.15 UI(约22ps @ 3.4Gbps)
对间Skew不同差分对之间的时间偏移通道长度差、时钟与数据走线不匹配≤ 5 ns(TMDS时钟域)

个人习惯:我在Layout布线时,对内走线都会做严格的等长绕线,误差控制在5mil以内。对间我会优先保证时钟通道的电长度与数据通道匹配,宁可牺牲一点走线长度也要追求“同步”。

3.3 Skew对信号完整性的影响

你想想看,接收端要靠差分信号的交叉点来判断数据。如果Skew过大,交叉点位置偏移,眼图就会变差。

具体来说:

  • 眼图闭合:对内Skew会让眼图水平开口变小,甚至完全闭合。
  • 误码率上升:对间Skew如果超过时序裕量,时钟和数据通道错位,采样错误。
  • 抖动增加:Skew本身就是确定性抖动的一种,会叠加到总抖动预算中。

我曾经遇到一个案例,整块板子眼图测出来都合格,就是偶尔掉链子。后来查了一个星期,发现是PCB工厂在制作时把一对差分线的走线宽度做偏了,导致特性阻抗偏差,进而产生了额外Skew。嗯,从那以后我养成了抽检每一批板子TDR的习惯。

Skew对信号完整性的影响关系图 发射端 (TX) 差分对1 (P/N) 差分对2 (P/N) 对内Skew 对间Skew 眼图闭合 误码率上升 抖动增加 Skew对信号完整性的叠加效应 • 对内Skew使差分信号交叉点偏移 → 眼图水平方向闭合 • 对间Skew使多个通道数据采样时间错位 → 误码 • 两者叠加后总抖动增加 → 需要更严格的接收端容忍度

避坑指南:我曾经在SI仿真时忽略了PCB材料频率特性的差异,导致仿真Skew小于实际。后来发现FR4在不同频率下介电常数变化可达2%,对走线长度100mm的差分对来说,Skew能差出10ps以上。所以建议采用高频玻纤材料,或者用厂商提供的GDK数据进行材料模型校正。

3.4 总结与工程建议

简单列几条我在项目中沉淀下来的检查清单:

  1. Layout阶段:对内走线长度差≤5mil,时钟通道与数据通道的长度差≤50mil(对应约10ps对间Skew)。
  2. 仿真阶段:用全波3D电磁仿真提取S参数,重点看差模传输时延与共模之间的差。
  3. 测试阶段:使用实时示波器+差分探头,测量TDT(时域传输)波形,直接读Skew数值。
  4. 调试阶段:如果Skew超标,先检查过孔数量是否一致,再查走线拐角补偿。

总结一句话:控制Skew就是控制时序裕量。你在眼图测试中看到的水平开口宽度,很大程度就由Skew决定。