2、差分信号基础：差分信号工作原理、共模与差模、优势与挑战
说实话，我刚入行做HDMI那会儿，对差分信号的理解就停留在“两根线传一个信号”上。觉得这不就是多了一根线嘛，有啥好研究的？直到我第一次调试高速信号，发现skew超限导致花屏，才真正意识到——差分信号远没有表面那么简单。
这一章，我们就把差分信号的底裤扒干净。你搞懂了它，后面再聊skew限值，就不会觉得是纸上谈兵了。
差分信号怎么干活？
差分信号不依赖地的电位，它用两根导线之间的电压差来传递信息。发送端给P线走正相位，N线走负相位，接收端只关心两根线的差值。
我常跟新人说： 单端信号像一个人在喊，环境噪音大了就听不清；差分信号像两个人对着喊，一个喊正词一个喊反词，你只听他俩声调的差，环境噪声对他俩的影响是同步的，一减就没了。
接收端的结构也不复杂——一个差分放大器，把P和N的电压一减，就能恢复出原始逻辑电平。举个例子：
假设 Tx 输出逻辑“1”时：P=2.0V，N=0.8V，差分电压 Vdiff = 1.2V
收到逻辑“0”时：P=0.8V，N=2.0V，Vdiff = -1.2V
哪怕地平面有±0.3V的噪声，如果 P和N同时被抬高0.3V，Vdiff 依然是 ±1.2V，完全不变。
关键点： 传输的是差值，不是值。所以差分天然抗共模干扰。
共模与差模——同一个信号的两个视角
这两东西必须分清楚，不然你后面看skew限值表会一头雾水。
- 差模信号： 我们真正要传的数据。正负极振幅相等、相位相反。
- 共模信号： 两根线上同时出现的相同变化。可能是电源纹波、地弹、外部电磁干扰带来的。
我遇到过一种情况：用示波器抓差分对，明明看到P和N各自波形都很脏，但差分波形却很干净。原因就是那部分是共模噪声，差分接收器直接把它滤掉了。
但是，共模不能无限大。HDMI规范对差分电压摆幅和共模电压范围都有明确要求。比如HDMI标准中，差分电压典型值500mV，共模电压范围在AVCC附近（3.3V）。一旦共模偏移超标，接收端的共模抑制比（CMRR）就hold不住了。
| 特性 | 单端信号 | 差分信号 |
|---|---|---|
| 参考点 | 地 | 对端线路 |
| 抗共模干扰 | 弱 | 强 |
| 对外电磁辐射 | 较大 | 较小（对称抵消） |
| 布线要求 | 低 | 高（需等长、等距） |
| 功耗 | 相对低 | 略高（双端驱动） |
差分信号到底香在哪？
说白了，它最大的本事就是把信号处理和噪声处理拆开了。几个优势很直观：
- 抗共模噪声：电源纹波、地弹、电磁耦合统统被抵消。我在测一个HDMI源端时，PCB走线经过了一颗DCDC旁边，串了近200mV的开关噪声，差分对愣是没丢一个像素。
- 低电磁干扰（EMI）：P和N靠得很近，对外产生的电磁场方向相反，远距离几乎抵消。省去了很多屏蔽的成本。
- 电压摆幅可以很小：差分接收器灵敏度高，300mV摆幅就能保证信噪比。单端做到这个水平，电路设计会非常头痛。
- 能推到极高频率：HDMI 2.1的单链路速率已经到12Gbps，差分结构在GHz频段依然稳定，单端在这个速率下很难兼顾功耗和信号质量。
不要以为差分就万能！ 我曾经在一款低成本项目上试过用差分走线穿过多层过孔区域，结果P和N的延迟差（skew）超过100ps，眼图直接闭合。差分信号对走线对称性极度敏感，这部分我们后面会花整章讲skew到底怎么测、怎么控。
挑战也很现实
优势说不完，但搞硬件的都知道，没有免费午餐。
- 布线面积翻一倍：一根信号变成两根，板子拥挤的时候很头疼。我做过一个8层板，布线层只有4层，差分布线几乎把两个信号层塞满了。
- 需要严格的等长控制：差模转共模就发生在P和N不等长的那一瞬间。等长不仅仅是物理长度相等，还要考虑玻纤效应、过孔延迟差异。我见过一个案子，长度只差了50mil，频率到3Gbps就开始出现位错误。
- 共模回流路径要仔细：很多人以为差分对不需要参考地，这是误解。差分信号的高频分量依然会耦合到最近的参考平面，如果共模回流被阻断，EMI和眼图都会出事。
- 设计和测试成本更高：需要差分探头、矢量网络分析仪（VNA）、TDR来验证性能。这些设备都不便宜，但你要做高速HDMI，这笔投资绕不开。
下面这张图把差分信号的核心概念串起来了，你可以当个速记参考——
以上这些基础，是我们后面讨论HDMI规范里的skew限值的基石。差分信号即使工作原理完美，只要PCB加工有偏差、过孔设计不当、连接器不对称，就会在P和N之间引入延迟差。而这个延迟差，就是整个课程的核心主题。先把地基打牢，后面才能拆解出真正的调试思路。