3、长度匹配的重要性：信号完整性、时序与噪声
做差分对设计这么多年，我越来越觉得长度匹配是个"不起眼但能要命"的细节。很多工程师觉得，不就是让两根线一样长吗？稍微差几毫米能怎样？
嗯，我年轻时也这么想。直到有一次产品在高速测试时，眼图完全闭合，怎么查都找不到原因。最后用 TDR 一量，发现差分对内两根线的长度差了 2.3mm——就这点差异，让整个项目延期了两周。
说白了，长度不匹配就像两个人走路，一个腿长一个腿短。在低速时看不出问题，但一旦跑起来，步调就全乱了。这里我带你仔细看看，它到底会影响哪些核心指标。
3.1 对信号完整性的影响
先讲最直接的：信号质量。差分信号靠的是两根线上电压差来传递信息。如果长度不匹配，正负端的边沿到达接收器的时间就不同步。你想想看，原本应该同时翻转的边沿，现在错开了几十皮秒，那接收器采到的差分电压就不是原来的摆幅了。
我习惯用一个简单模型来理解：差分信号幅度 = 正向电压 - 负向电压。当边沿错开时，减法得到的是一个变矮、变宽的脉冲。这在眼图上表现为眼高降低、眼宽缩小。严重的时候，眼图直接闭合，误码率急剧上升。
实测经验数据：在 10Gbps 速率下，每 1mm 的失配会引入约 6.7ps 的时延差（FR4材料）。这会导致眼高下降 15%~20%。
我曾经调试过一个 25Gbps 的 SerDes 链路，眼图只剩一半高度。用 VNA 测 S 参数发现，差分到共模转换（Scd21）在 12GHz 处有一个 -10dB 的尖峰。根源就是一对 3mm 长的绕线没有做蛇形补偿，导致失配 20ps。所以你看，长度匹配不只是"走线美观"，它是信号完整性的基本保障。
3.2 时序偏差
时序偏差，说白了就是接收器两侧的时钟采样点不再对齐。差分对通常用同一个时钟边沿来采样两路的差分数据。如果正负端到达时间不同，接收器内部需要额外调节延时，或者干脆采样到错误的数据。
| 失配长度 | 典型时延差 (FR4, εr≈4.2) | 对 10Gbps 信号影响 |
|---|---|---|
| ±0.5mm | ±3.3ps | 眼宽缩小，但仍在裕量内 |
| ±1.0mm | ±6.7ps | 眼高下降约10%，需注意 |
| ±2.0mm | ±13.3ps | 眼图可能部分闭合，误码率升高 |
| ±3.0mm | ±20.0ps | 眼图完全闭合，无法通信 |
再举个例子。DDR 接口的差分 DQS 信号，如果长度不匹配，会导致数据选通和数据的相对相位漂移。我记得之前有个项目，DDR3 跑 1600MT/s 总不稳定，以为是 SI 问题，结果用示波器量 DQS 的差分对，发现正负端有 15ps 的 skew。把那对绕线重新走成等长后，问题就消失了。说白了，时序偏差不像其他问题那么直观，但往往是"最后一根稻草"。
避坑指南：我曾经遇到过一个设计，仿真结果显示长度失配只有 1.2mm（约8ps），看起来在裕量内。但实际量产时，因为 PCB 阻抗偏差和温度漂移，部分板子直接失效。所以我建议：不要卡着极限做，留 30% 的余量。
3.3 共模噪声转换
这一点容易被忽视，但在我看来它是最"阴险"的。差分传输的一大优势就是抑制共模噪声。可一旦长度失配，差模信号的一部分就会转换成共模信号。这些共模电流会沿着参考地平面回流，在参考面上产生压降，进而辐射出去形成 EMI。
为什么会发生转换？因为理想差分对两根线上的电流大小相等、方向相反，磁场相互抵消。当长度失配时，电流到达接收端的时间差导致瞬间净电流不为零，这个净电流就是共模电流。你想想看，一个本该抵消的电磁场，现在变成了一根等效单端天线。
我做过一个 28Gbps 的收发模块，EMI 测试在 5GHz 频段超标 6dB。用近场探头扫描发现，辐射源就是一对 15cm 长的差分线，正负端差了 2.5mm。仅仅把绕线蛇形修正到 0.3mm 以内，辐射就降了 8dB。所以长度匹配对 EMC 的意义，甚至大过对信号质量的意义。
工程建议：差分对失配引起的共模噪声，频率等于数据速率的一半（基频）及其谐波。检查 EMI 时，重点关注这些频率点的近场扫描结果。
总结一下这三方面的影响：
- 信号完整性：眼高/眼宽下降，误码率上升，需要增加预加重或均衡。
- 时序系统：引入 skew，增加 setup/hold 违例风险，甚至导致误锁。
- EMC 辐射：产生共模噪声，超标风险增大，增加屏蔽成本。