第2章 差分传输线基本原理

做FPC差分对设计,你首先得吃透几个核心参数。说白了,差分信号在柔性板上跑,跟在水管里流动差不多——管道的粗细、形状、材料,都会影响水流的速度和稳定性。传输线也是一样。

我个人习惯,在开始画线之前,先把这几个参数过一遍脑子:特性阻抗、差分阻抗、传播速度、时延。弄懂了它们,后面做长度匹配才有底气。

差分传输线核心参数关系图 差分传输线核心参数 特性阻抗 Z0 差分阻抗 Zdiff 传播速度 Vp 传播时延 Tpd Zdiff = 2 × Z0 × (1 - k) Tpd = Length / Vp 🔑 核心关系 长度匹配的本质是 Tpd 匹配,而 Tpd 由 Vp 和物理长度决定

2.1 特性阻抗 Z0

特性阻抗,简单说就是信号沿着单根传输线走的时候,感受到的瞬时阻抗。它不是直流电阻,而是高频下的一个交流特性。在FPC里,它主要由线宽、铜厚、介质厚度和介电常数(Dk)决定。

我做过一个项目,客户要求Z0 = 50Ω ±10%。结果第一次打样回来,实测只有42Ω。查了半天,发现是覆盖层的压合厚度比设计值薄了15μm。你想想看,15μm的偏差,阻抗就跑了8Ω。

特性阻抗经验公式(微带线近似):
Z0 ≈ [87 / √(εr + 1.41)] × ln(5.98h / (0.8w + t))
其中 h=介质厚度,w=线宽,t=铜厚,εr=介电常数

关键因素是:

  • 线宽 w:越宽,阻抗越低。每增加10μm,Z0大约下降2-3Ω。
  • 介质厚度 h:越厚,阻抗越高。这是最敏感的变量。FPC的PI基材厚度公差通常在±10%,你算阻抗时要取最差情况。
  • 铜厚 t:对阻抗影响相对较小,但在精细线路(≤50μm线宽)时,1oz和0.5oz铜的差异不能被忽略。
  • 介电常数 Dk:PI材料的Dk一般在3.2~3.5之间。不同供应商、不同批次会有波动。
我的习惯做法:在Layout阶段,把线宽、间距、参考层距离作为变量,用SI工具扫一遍帕累托图。找出敏感度最高的参数,在加工说明里标注更严的公差。别全指望板厂帮你调,他们只会按标准流程走。

2.2 差分阻抗 Zdiff

差分阻抗,是指差分对两根线之间的阻抗。最常见的差分阻抗值是100Ω(USB、HDMI)和90Ω(PCIe)。

很多人以为Zdiff就是2倍Z0。不对。如果两根线靠得很近,它们之间会有耦合。耦合越强,Zdiff比2×Z0低得越多。

差分阻抗和耦合系数 k 的关系是:

Zdiff = 2 × Z0 × (1 - k)
k 是耦合系数,范围在0~1之间。

影响Zdiff的主要参数是线间距 S。间距越小,耦合越强,Zdiff越低。反之亦然。调整Zdiff的最直接手段就是调S。

我踩过一个坑:曾经在一个多层FPC叠构中,差分对下面有连续的参考地平面,我以为Zdiff会很稳定。结果没考虑相邻层走线的串扰,导致实测Zdiff只有82Ω(目标100Ω)。后来查出来是参考层被挖空了太多,回流路径不连续。记住,参考层的完整性比什么都重要。
参数 对 Z0 的影响 对 Zdiff 的影响 灵敏度
线宽 w ↑ Z0 ↓ Zdiff ↓ 中
介质厚度 h ↑ Z0 ↑ Zdiff ↑ 高
线间距 S ↑ 影响很小 Zdiff ↑ 高
铜厚 t ↑ Z0 ↓ (轻微) Zdiff ↓ (轻微) 低
Dk ↑ Z0 ↓ Zdiff ↓ 中
一个实用技巧:在FPC设计中,保持差分对在同一层布线,且下方有完整的参考平面。如果需要换层,在换层孔附近加一对地孔。这能显著抑制共模噪声,稳定Zdiff。

2.3 传播速度 Vp

信号在FPC里传播,不是光速。它要受到介质材料的影响。传播速度公式很简单:

Vp = c / √εeff
c = 光速 (3×10⁸ m/s)
εeff = 有效介电常数(微带线约等于 Dk)

在PI基材(Dk≈3.4)上,信号速度大约是光速的54%。说白了,就是0.054 ps/mil(皮秒每密耳)。你可以用这个数快速估算时延。

为什么这个参数重要?因为长度匹配的本质是时延匹配,而不是物理长度匹配。如果差分对的两根线在两种不同Dk的介质上走(比如一段在PI上,一段在空气腔里),即使物理长度一样,时延也会有偏差。

我记得有一次,一个同事在做双面FPC的差分对时,一根线走在顶层(覆盖膜PI),另一根走在底层(基材PI)。他觉得厚度一样,材料一样,Dk肯定一样。结果实测眼图闭合,就是时延不匹配。后来发现顶层覆盖膜PI的Dk比基材PI高了约0.2。0.2的Dk差异,导致10英寸的走线产生了接近3ps的时延偏差。

2.4 传播时延 Tpd

传播时延,就是信号走完整段传输线所用的时间。它由物理长度和传播速度决定:

Tpd = Length / Vp = Length × √εeff / c
单位: ps(皮秒)或 ns(纳秒)

在FPC差分对设计中,长度匹配就是要使正端(Tx+)和负端(Tx-)的Tpd之差尽量小。通常要求控制在±5ps以内,甚至更严(取决于数据速率)。

你算一下:对于10Gbps的信号,一个UI(单位间隔)是100ps。如果Tpd偏差超过10ps,就占用了10%的UI,这已经能明显恶化眼图了。

我的一个警示:很多初级工程师只会在Layout里做蛇形线拉长度,但忘记了计算实际时延。我曾经见过一个设计,蛇形线绕了两英寸,但这2英寸的走线有一部分是参考层被切断的区域,阻抗突变导致信号反射,反而增加了时延不确定性。长度匹配不能只看物理尺寸,要结合等效介电常数算Tpd。

实际工程经验:

  1. 先确定目标Tpd:通过SI仿真或时序预算,算出正负端允许的最大时延偏差。
  2. 换算成物理长度偏差:用Vp把ps转换成mil。比如在PI材料上,约等于18.5 mil/ps(因为Vp≈5400 mil/ns)。
  3. 布线时主动控制:不要在布线完成后再去拉蛇形线配对,而是从一开始就让两根线的路径拓扑高度对称。
一个快速检查表:
✅ 差分对是否在同一层布线?
✅ 参考层是否存在挖空区域?
✅ 是否使用了相同Dk的介质材料?
✅ 拐角数是否一致?45°拐角比圆弧拐角对Tpd影响略大。
✅ 过孔数量是否相同?每个过孔会增加约20-30ps的时延(取决于过孔残桩长度)。
如果以上都满足,你的长度匹配基本不用操心。

总结一下。差分传输线的四驾马车:特性阻抗Z0、差分阻抗Zdiff、传播速度Vp、传播时延Tpd。它们彼此关联,最终决定了信号在FPC上的质量。尤其是长度匹配,本质上就是Tpd匹配。搞懂这些基本原理,后面优化起来才不会跑偏。