差分信号基础
做DDR5设计，绕不开差分信号。这玩意儿说简单也简单，就是两根线传一个信号。但真要把它吃透，你会发现里面的门道不少。我刚开始做DDR3的时候，觉得差分对不就是走线等长嘛，直到有一次板子跑起来眼图闭合了，查了半天才发现是差分对内部共模噪声没处理好。
嗯，这一章我们就从最基础的概念讲起。差分信号原理、共模与差模的区别、以及差分对在高速设计中到底牛在哪里。
差分信号原理
差分信号，说白了就是用两根导线来传输一个完整的电信号。两根线上的电压幅度相同，极性完全相反——一个正，一个负。接收端只看这两根线的电压差，不看它们对地的大小。
举个例子，假设我们要传一个“1”信号。发送端让P线上电压为+1V，N线上为-1V。接收端收到的是 (P-N) = 2V，这个差值就是逻辑“1”。如果是“0”，P线-1V，N线+1V，差值是-2V。
这样做的好处是什么？我跟你讲，最主要的——抗干扰能力强。你想，一个外部噪声源同时干扰了P和N线（这叫共模干扰），比如两块线的电压都升高了0.5V，那么P变成+1.5V，N变成-0.5V，差值还是2V。噪声几乎不影响信号判断。这就是差分对能在超高频下稳定传输的原因。
核心要点：差分信号只用两根线之间的电压差来传递信息，对地噪声天生免疫。这是DDR5速率高达6400MT/s的基础条件之一。
我还记得第一次设计DDR4差分时钟时，以为等长做到5mil以内就万事大吉。结果仿真发现眼图不对称。后来才明白——差分信号不仅要求等长，还要求两根线的寄生参数尽量一致（对称走线）。否则共模噪声会转化成差模噪声，眼图自然就歪了。
共模与差模
很多工程师容易把这两个概念搞混。我简单梳理一下。
差模信号（Differential Mode）：就是你想要的信号。两根线上大小相等、方向相反的那些分量。这是我们设计的目标。
共模信号（Common Mode）：是你不想要的噪声。两根线上大小相等、方向相同的那些分量。来源很广——电源噪声、地弹、临近信号串扰，都会产生共模。
一个典型的差分接收器（比如DDR5的DQS接收端）只对差模分量响应，对共模分量几乎无增益。但问题在于，如果PCB上差分对不对称（比如一根线多绕了两个过孔），共模噪声就会部分转化为差模信号，混进我们的有用信号里去。
避坑指南：我曾经在一个12层板的设计中遇到DDR5数据眼图余量不够，排查下来发现差分时钟对的一根线走了表层，另一根走了内层。由于内层介质厚度不同，两根线的特性阻抗差了8Ω，共模转差模严重。后来强制两根线都走内层，问题解决。所以记住——差分对的对称性比等长更重要。
| 特性 | 差模信号 | 共模信号 |
|---|---|---|
| 定义 | 两线信号之差 | 两线信号之和的一半 |
| 表达式 | Vdm = VP - VN | Vcm = (VP + VN) / 2 |
| 幅度 | 通常数百mV | 电平均值，含噪声 |
| 来源 | 发送器驱动 | 电源噪声、串扰、不匹配 |
| 接收端响应 | 高增益 | 低增益（理想为零） |
| 在PCB上的危害 | 信号完整性的基础 | 若不对称则转化为差模噪声 |
你想想看，DDR5的差分时钟频率动辄几GHz，共模抑制比（CMRR）是接收器的一个关键指标。但CMRR再高也架不住PCB上不对称引入的转换。所以排布差分对时，两条走线必须使用相同层、相同宽度、相同间距、相同过孔类型——说白了，就是镜像对称。
实战小技巧：用仿真软件看共模到差模的转换量。我习惯在差分对两端加一个共模源（1V），看接收端差模输出是多少dB。如果超过-20dB，说明不对称太严重，必须优化走线。
差分对在高速设计中的优势
该总结优势了。其实前面已经陆续提到不少，我把它归纳得清晰一点。用列表比较好。
- 高抗干扰能力：外部共模噪声被接收端抑制，这是差分对最大的杀手锏。DDR5的信号摆幅越来越小（典型只有300mV），要是用单端走线，早就被噪声淹没了。
- 低电磁辐射：两根线上电流大小相等、方向相反，产生的电磁场在空间互相抵消。相比单端信号，差分对的EMI小得多。我有项目在EMC测试时单端口超标，换成差分对立马通过。
- 精确的时序参考：差分信号依靠两边的交叉点而不是电压阈值来判定边沿，因此对参考电压的漂移不敏感。这对DDR5这种走时序边界的系统太重要了。
- 更好的信号完整性：差分对的特性阻抗容易控制（通常100Ω或90Ω），反射小。而且由于信号回路紧耦合，环路面积极小，串扰也低。
- 支持更高速率：同样是铜箔走线，单端最高跑到十几Gbps就很难了，差分对轻轻松松上到28Gbps甚至56Gbps。DDR5的差分时钟就是例子。
不过我也要提醒一句——差分对不是万能的。它比单端走线更占面积（两条线加间距），而且对设计精度要求更高。我见过一些项目为了省空间把差分对间距拉得很大，结果共轭耦合减弱，反而丢了抗干扰的优势。
⚠️ 注意：差分对的线宽、线距、参考层必须统一。千万不要一组差分对一部分走在参考层分割的缝隙上！我曾经吃过亏，差分对跨越了电源平面分割，结果共模噪声直接增加15dB，整个DDR5通道眼图塌了。后来加了缝合电容才补回来。
下面我画了张示意图，帮你把差分信号、共模差模以及优势串起来看。
这张图从左到右读：发送器产生差分信号，其中包含差模（有用）和共模（噪声）。接收器只捡差模。要想系统工作好，差分对必须有高度的对称性，这样才能把共模噪声拒之门外，发挥出抗干扰、低EMI、时序精确、支持高速的四大优势。