VIP20
本课程属于：039-高速PCB差分对长度匹配 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

DDR5差分对等长约束与板级时序验证

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
DDR5内存技术概述
DDR5发展历程 · 相比DDR4的优势 · 关键参数与架构变化
DDR5内存技术概述
02
差分信号基础
差分信号原理 · 共模与差模 · 差分对在高速设计中的优势
差分信号基础差分信号原理
03
长度匹配设计规则的重要性
为什么需要长度匹配？时序窗口与信号完…
长度匹配设计规则…为什么需要长度匹…
04
DDR5差分对走线拓扑
点对点拓扑 · Fly-by拓扑 · T型拓扑及适用场景
DDR5差分对走线拓扑
05
走线阻抗控制
目标阻抗计算 · 叠层设计 · 参考平面选择对阻抗的影响
走线阻抗控制目标阻抗计算
06
信号完整性基础
反射 · 串扰 · 损耗
信号完整性基础反射
07
长度匹配的数学关系
电信号传播速度 · 时间延迟与物理长度的换算公式
长度匹配的数学关…电信号传播速度
08
组内长度匹配与组间长度匹配
DQS与DQ组内等长 · 不同字节通道间等长要求
组内长度匹配组间长度匹配
09
差分对内等长
对内允许的偏差范围（skew） · 典型规范（如<5ps）
差分对内等长skew
10
差分对间等长
不同字节通道之间的长度差上限 · 实际设计中的对齐策略
差分对间等长不同字节通道之间…
11
PCB叠层设计对长度匹配的影响
介质厚度 · 介电常数均匀性 · 参考平面连续性
PCB叠层设计对长度匹…
12
走线宽度与间距
差分对线宽线距设计规则 · 耦合系数与阻抗的关系
走线宽度间距
13
蛇形走线技术
如何添加蛇形线补偿长度 · 蛇形线间距选择与阻抗保持
蛇形走线技术如何添加蛇形线补…
14
绕线规则
最小弯曲半径 · 避免直角锐角 · 蛇形绕线区域限制与回流路径
绕线规则最小弯曲半径
15
过孔对长度匹配的影响
过孔延迟计算 · 背钻技术 · stub长度控制
过孔对长度匹配的…过孔延迟计算
16
引脚扇出与DDR5内存颗粒布局
BGA扇出策略 · fanout区域走线排布
DDR5引脚扇出
17
DDR5走线分组
地址/控制组 · 数据组 · 电源组的分组方法与等长要求
DDR5走线分组
18
时钟与DQS差分对的特殊要求
时钟抖动容限 · 差分对相位匹配 · 端接设计
DQS时钟
19
仿真工具介绍
HyperLynx · Sigrity · ADS等工具的时域与频域仿真能力
仿真工具介绍HyperLynx
20
长度匹配约束设置
在Altium Designer · Cadence Allegro中定义…
长度匹配约束设置Altium
21
走线长度提取与报告
如何快速获取所有差分对长度 · 生成长度报表
走线长度提取报告
22
手动调整长度的方法
编辑器内蛇形线绘制技巧 · 推挤走线操作
手动调整长度的方…编辑器内蛇形线绘…
23
自动绕线工具的使用
Allegro中的Auto-inte…
自动绕线工具的使…Allegro
24
设计规则检查（DRC）
长度匹配DRC设置常见问题与排查方法
DRC设计规则检查
25
后端验证
时域反射计（TDR）仿真测量 · 眼图评估 · 时序裕量分析
后端验证TDR
26
常见问题及避坑指南
回流路径不连续 · 跨分割 · stub过长
常见问题避坑指南
27
高速信号仿真中的S参数
差分插入损耗 · 回波损耗 · 近端/远端串扰
高速信号仿真S参数
28
实际项目案例分析
DDR5-5600 设计实例 · 从原理图到PCB走线调整全流程
实际项目案例分析DDR5-5600
29
制造工艺对长度匹配的影响
蚀刻偏差 · 玻璃编织效应 · 铜箔粗糙度补偿
制造工艺对长度匹…蚀刻偏差
30
总结与最佳实践
设计流程回顾 · 经验教训 · 检查清单与持续改进建议
最佳实践设计流程回顾