4. 差分对拓扑：微带线、带状线、共面波导及其应用场景归纳总结
好，这一章咱们聊聊差分对的物理拓扑。你可能会想：“不就是走两根线嘛，有啥拓扑不拓扑的？” 嗯，一开始我也是这么认为的。直到我负责的一个10Gbps项目，同样的差分对，从表层走到内层，眼图直接从“睁眼”变成了“眯眼”。
说白了，差分对的信号完整性跟它周围的参考平面、介质环境关系太大了。微带线、带状线、共面波导，这仨拓扑就像三个性格迥异的兄弟，各有各的脾气，用对了地方就是神器，用错了……那就是挖坑。
4.1 三种拓扑长什么样？
先简单过一下它们的基本结构。我画张图你一看就明白。
核心区别一句话： 微带线只有一侧有参考平面，带状线上下都有，共面波导是同层两侧有地铜。
4.2 微带线——表层“快车道”
微带线，差分对走在PCB表层，底下是参考平面，上面是空气或绿油。它最大的优点是 方便 ——不用打孔，直接从芯片引脚出来就能走。
但我得提醒你，微带线的电磁场有一半在空气中，另一半在介质里。这就导致两个问题：
- 阻抗受绿油影响大 – 绿油的介电常数和厚度很不稳定，控制不好容易偏。
- 串扰大 – 表层缺少屏蔽，相邻信号线耦合严重。
我记得一个项目，PCIe Gen4走微带线，常温下眼图还行，一进高低温箱，眼图直接塌了。查了半天，就是绿油厚度变化导致阻抗漂了5Ω。从那以后，我对表层差分线的阻抗宽容度留得特别大。
4.3 带状线——内层“防空洞”
带状线，差分队走在两层参考平面之间。上下都是地，电磁场被牢牢包裹住。屏蔽效果极好，串扰小，而且阻抗只跟介质厚度和线宽线距有关，不受绿油影响。
但代价也很明显：
- 需要打换层过孔，过孔残桩处理不好会引发谐振。
- 多了两层参考平面，板层数增加，成本上升。
- 走线在内层，散热差，但这对差分信号影响不大。
我个人习惯，在16Gbps以上的SerDes差分对上，必用带状线。你想想看，多花两层钱，换来的是几乎完美的信号质量，值不值？我做过一个40Gbps的背板，内层带状线加高速材料，眼图余量一度做到20%以上。
4.4 共面波导——射频和空间受限的利器
共面波导（Coplanar Waveguide with Ground, CPWG），信号线和地铜在同一层，两侧的地铜给信号线提供回路。它可以带底层参考平面，也可以不带。
这种拓扑在射频和微波领域很常见，因为它的色散小、损耗低。但在数字高速领域也有用武之地——当你的板子层数很少、没有完整内层参考时，共面波导可以救场。
不过，共面波导对信号线与地铜之间的间距极度敏感。间距宽一点，阻抗就高；间距窄一点，阻抗就降。我曾经在25Gbps项目中用过CPWG，因为走线区域有限，间距没按仿真值走，结果阻抗偏低到85Ω（目标100Ω），眼图闭合。后来硬挤空间，把间距加宽0.15mm才恢复。
| 参数 | 微带线 | 带状线 | 共面波导 |
|---|---|---|---|
| 阻抗控制难度 | 中（受绿油影响） | 好（仅受介质影响） | 高（对间距敏感） |
| 串扰 | 大 | 小 | 中（取决于地铜隔离） |
| 传输延迟 | 快（空气部分） | 慢（全介质） | 介于两者之间 |
| 损耗 | 中（辐射损耗） | 低（屏蔽好） | 低（色散小） |
| 加工难度 | 低 | 较高（需多次压合） | 中（需地铜过孔） |
| 典型应用场景 | 表层低速/中速差分 | 内层高速核心信号 | 射频、空间受限高频 |
4.5 应用场景归纳总结
怎么选？我一般按这个思路来：
- 速率 ≤ 3Gbps，板层少（4层以下），成本敏感 → 微带线，注意控制走线长度和串扰。
- 速率 5Gbps ~ 25Gbps，6层及以上，有完整内层参考 → 带状线，优先选择。
- 速率 > 25Gbps，或射频/微波信号，或板层受限（2~4层） → 共面波导，但必须做精细仿真。
- 混合应用 – 例如板子局部空间不够走带状线，可以用一段共面波导过渡，但要做好阻抗连续。
嗯，这一章的内容就这些。三种拓扑没有的好坏，关键是看你的项目约束。实际项目中，我常常在同一块板上混用它们——内层带状线跑核心数据，表层微带线跑管理总线，射频段用共面波导。只要阻抗、延时、串扰都算清楚，混用完全没问题。