二、微带线和带状线传输线理论：结构、场分布、阻抗计算公式

做PCB高速设计，绕不开两种最常见的传输线结构——微带线和带状线。说白了，它们就是高速信号的“跑道”。跑道宽度、高度、周围材料决定信号跑多快、阻抗多大。我刚入行那会儿，以为阻抗就是个公式？后来被SI问题整得够呛才明白，结构细节才是关键。

这一章我们把这俩结构彻底吃透，顺便看看它们场分布长什么样，以及那些看着吓人的阻抗公式到底怎么用。

1. 微带线 – 信号走在表面上

微带线很简单：顶层走信号线，下面一层是完整地平面，中间夹着介质（FR4或者其他材料）。信号线顶部暴露在空气中（或者绿油）。

• 结构特点：单面参考平面，顶部是空气/绿油。
• 场分布：大部分电磁场挤在介质里，但有一部分跑到空气里去了。这就是有效介电常数概念出现的原因。
• 常用场景：表层走线、射频线、DDR 地址/控制线（必须短）。

2. 带状线 – 信号夹在中间

带状线信号走内层，上下两层都是完整地平面，介质完全包裹信号线。结构对称，电磁场严格约束在介质内部。

• 结构特点：双重参考平面，两侧介质一致（通常是同一叠层材料）。
• 场分布：场主要集中在上下地平面之间，对称性好。我通常在阻抗匹配要求高的差分对（比如PCIE、USB3.0）用这种结构。
• 常用场景：内层高速时钟、差分对内层走线、多层板关键信号。

3. 场分布：一个能看穿高速问题的视角

为什么讲场分布？因为阻抗就是由场决定的。信号线周围电场线和磁场线的形状决定单位长度电容C和电感L，进而决定特性阻抗 Z₀ = √(L/C)。

传输线类型	介质分布	场对称性	辐射损耗	有效介电常数
微带线	顶部空气 + 底部介质	不对称	较大（表层暴露）	略低于 εr
对称带状线	上下全介质	完全对称	极小（被地平面屏蔽）	等于 εr
偏置带状线	上下介质厚度不同	不对称	中等	介于两者之间

举个例子：微带线的部分场在空气中（ε_r≈1），部分在FR4中（ε_r≈4.2）。所以传播速度比纯介质中的光速快。记得当年我在调一个2.4G射频PA的匹配，微带阻抗总偏高，后来发现有效介电常数一直按4.2算——其实应该在3.8左右，差不少。

4. 阻抗计算公式 – 到底怎么手算？

虽然现在都用仿真工具，但偶尔需要快速估算或者写约束规则。下面给出常用闭合公式（基于IPC-2141A标准）。

4.1 微带线特性阻抗

适用条件：W/H ≥ 0.1，且介质厚度 H 已知。单位：ohm。

Z₀ = 87 / sqrt(εr + 1.41) * ln(5.98 * H / (0.8W + T))

其中：

• W – 线宽
• H – 介质厚度（信号线到底层地平面）
• T – 铜箔厚度

4.2 对称带状线特性阻抗

Z₀ = 60 / sqrt(εr) * ln(4 * b / (0.67π * (0.8W + T)))

其中 b – 上下地平面间距（含铜厚），W、T 单位统一。

4.3 偏置带状线

没有简单闭合公式，我建议直接用场求解器计算。如果非要手算，可以用对称公式+修正因子，但误差可能超过5%。

5. 实用经验与避坑指南

• 选择微带还是带状？ 表层空间紧张、需要最短路径时用微带；内层需要低串扰和屏蔽时用带状。
• 对称带状线的优势：串扰比微带线低3-5dB，且传输速度稳定（不随阻焊变化）。
• 我曾经在设计DDR3内层走线时，直接拿了外层微带线的叠层参数算带状线阻抗，结果DQS跨时钟域读时序一直不通过。后来发现带状线的等效介电常数是4.2而非微带的3.6。从那以后我每次叠层都找板厂确认实际厚度和介电常数。
• 差分阻抗注意：微带差分线和带状差分线的线距-耦合关系不同。带状线因为屏蔽更好，耦合更紧，线距要比微带稍大才能达到相同差分阻抗。

知识结构图解

总结关键点

• 微带线：易加工、传输快，但辐射大、不够稳定。表层射频线、短距离时钟线常用。
• 带状线：屏蔽好、相位稳定，适合长距离高速信号、差分对内层布线。
• 阻抗计算公式只能用于初步估算，投产前必须用场求解器按真实叠层校准。
• 有效介电常数是微带线独有的概念；带状线直接取材料介电常数就行。

我这么多年做高速设计的经验：能走带状线就走带状线，除非叠层空间不够或者信号实在短。差分对内层用带状线，是性价比最高的SI方案。