特性阻抗公式：微带线、带状线、共面波导
说到特性阻抗，很多刚入行的朋友第一反应就是「50欧姆还是75欧姆」——其实这只是结果，真正的功夫在怎么算出来、怎么控得住。我刚开始做高速板时，也吃过控制器阻抗的亏：明明算得挺准，可板子一回来，TDR一看，差了七八欧姆。后来才发现，是公式里的几个小参数没当真。
这一节咱们把三种最常用的传输线结构——微带线（Microstrip）、带状线（Stripline）和共面波导（CPW）——的阻抗公式拆开揉碎。你想想看，只要搞明白它，后面仿真和调试就顺了。
微带线特性阻抗
微带线是PCB上用得最多的结构。顶层走线，底下是参考平面，中间隔着介质。嗯，注意这里有个重要前提：介质厚度和线宽的比例通常要合理，否则算出来也不准。
经典的微带线阻抗近似公式（大家最常用的是Hammerstad和Jensen模型）：
Z0 = 87 / sqrt(εr + 1.41) * ln(5.98 * H / (0.8 * W + T)) （单位：Ω）
其中：
- W — 线宽（mil或mm）
- H — 介质厚度（走线到参考平面距离）
- T — 铜厚（成品铜厚，注意蚀刻后实际比设计值薄一些）
- εr — 介电常数（FR4通常在4.2～4.5之间，但高频下会降低）
我在项目中遇到过有个客户，非要让微带线走50Ω，线宽算了半天都是6mil，但板厂反馈做不出来——因为介质厚度只有3mil，铜厚又偏大，公式算出来根本不对。后来我直接把H加到4.5mil，线宽调到7.2mil，才稳住。
带状线特性阻抗
带状线是内层走线，上下都有参考平面。屏蔽性好，但是板厚成本高。公式其实比微带线还规矩一些，但要注意「对称」和「非对称」两种情况。
对称带状线（上下介质厚度相等）的近似公式：
Z0 = 60 / sqrt(εr) * ln(4 * H / (0.67 * π * W * (0.8 + T/W))) （单位：Ω）
这里H是上下介质厚度之和的一半（即单侧介质厚度）。如果上下不对称？那就麻烦了，建议直接上二维场仿真，手动算容易漂移。
带状线的一个好处是串扰比微带线小，但传输损耗略高。如果你的信号速率超过10Gbps，记得用电介质损耗更小的材料（比如MEGTRON6或Rogers），别死磕FR4。
共面波导特性阻抗
共面波导分两种：带地共面波导（CPW-G）和不带地共面波导（CPW）。高频RF设计、毫米波电路里最常见。我也在5G功放板上用过——哇，那走线旁边必须挖空铜皮，留出间隙，不然算出来全不对。
CPW的阻抗近似公式（C. P. Wen模型）：
Z0 = (30 / sqrt(εeff)) * (K(k') / K(k))
看着有点吓人对吧？实际关键参数是线宽W和间隙Gap（到旁边铜皮的距离）。K(k)是椭圆积分，手算不方便，但很多计算器或仿真工具都内置了。
对于CPW-G（底部还有一层参考地），公式还要修正，相当于微带线和共面波导的混合体。个人经验：如果底部距离H很小（<5mil），共面波导的阻抗主要受H控制，Gap的作用反而变小了。
| 结构类型 | 主要控制参数 | 典型阻抗范围 | 适用场景 |
|---|---|---|---|
| 微带线 | W, H, T, εr | 40～120 Ω | 外层走线，常规数字信号 |
| 带状线 | W, H, T, εr | 40～90 Ω | 内层走线，高速差分信号 |
| 共面波导(CPW-G) | W, Gap, H, εr | 20～80 Ω | RF/微波，毫米波 |
影响因素对比
下面这个SVG图把三种结构的关键参数和影响关系总结了一下，方便对照。
说到影响因素，其实有个容易忽略的点——阻焊层。微带线涂了阻焊油墨，等效εr会升高，阻抗能降1～3Ω。我见过一个项目，客户仿真时没加阻焊，板子回来发现50Ω变48Ω，好在还在容差内。但你要是做75Ω或100Ω差分，这点偏移可能就超标了。所以做高速设计时，最好让板厂提供「加阻焊模型」或者直接仿真时勾上阻焊层。
另外，关于介电常数εr对阻抗的影响——很多人以为FR4的频率稳定性很好，其实从1MHz到10GHz，εr可以从4.5降到4.0左右。说白了就是：你算的低频阻抗，跟高频实际走的阻抗不一样。差分模式的话，这个问题会温和一些，但单端微带线尤其明显。
好了，这一节的内容基本到位。理解公式只是第一步，真正的功力在于知道每个参数变化时阻抗会怎么变、变多少，以及哪些参数是你可以跟板厂商量调整的。把这些吃透了，后面做仿真就胸有成竹了。