阻抗测试基础知识：特性阻抗、差分阻抗、共模阻抗
阻抗测试，说白了就是给高速信号铺一条“路”。这条路宽了窄了、厚了薄了，信号都会出问题。我刚开始做PCB设计那会儿，总觉得阻抗是仿真工程师的事，直到有一次板子回来，眼图关得跟眯缝眼似的……从那以后，我每次投板前都先算一遍阻抗。
2.1 特性阻抗 Z₀ —— 单端信号的“地基”
特性阻抗，也叫单端阻抗。它描述的是一根信号线对参考平面的瞬态阻抗。你想想看，信号在线上每走一步，都在“看”前面的阻抗。如果阻抗突变，信号就会反射。
特性阻抗的定义公式（近似）：
Z₀ ≈ 87 / √(εr + 1.41) × ln(5.98h / (0.8w + t)) （单位：Ω，微带线）
其中 h 是介质厚度，w 是线宽，t 是铜厚，εr 是介电常数。
我在一个10Gbps的项目里遇到过：仿真显示阻抗正好50Ω，但产线实测只有46Ω。后来查了半天，原来是板材的εr批次波动。所以别太信仿真值，产线验证才是硬道理。
个人习惯： 设计阶段留5%～10%的阻抗裕量。比如目标50Ω，按48～52Ω去设计线宽和间距。这样工艺波动来了也不慌。
2.2 差分阻抗 Zdiff —— 高速信号的主流
差分阻抗是差分对两根线之间的阻抗。高速信号几乎都用差分，为什么？抗共模干扰、抑制EMI，还能用更低的电压摆幅。差分阻抗和单端特性阻抗的关系，大概是这样：
Zdiff ≈ 2 × Z₀ × (1 - k)
其中 k 是耦合系数，取决于线间距和介质。耦合越紧，差分阻抗越低。
我曾经遇到过一个典型的坑：设计差分对时只盯着差分阻抗100Ω，却忘了看单端阻抗是不是50Ω。结果单端阻抗偏了，导致差分对内的共模转换很大，EMI超标。避坑方法很简单——先算单端阻抗，再调线间距凑差分阻抗。
注意： 差分阻抗测试时，探棒要同时接触两根线。如果你只用单端探棒分别测两根线再算，结果会受参考地影响，不准。最好用差分TDR探头或四端口VNA。
2.3 共模阻抗 Zcomm —— 被忽视的“暗流”
共模阻抗，是差分对两根线对地的平均阻抗。它和差分阻抗的关系：
Zcomm ≈ Z₀ / 2 × (1 + k)
共模阻抗越大，共模噪声越容易辐射。但很多工程师只关注差分阻抗，从来不测共模阻抗。我建议：对于USB 3.0、HDMI 2.1这类高速接口，至少在设计阶段看一眼共模阻抗。如果它偏离了参考地阻抗（通常25～35Ω），就要调整线间距或包地。
嗯，这里要注意：共模阻抗测试需要同时激励两根线，且信号同相。普通TDR做不到，得用混合模式S参数或专用夹具。产线一般不测共模，但设计验证阶段我建议抽测。
一个小技巧： 如果你的差分对共模阻抗偏低（比如低于25Ω），试试增加地孔旁路或加粗参考平面。我在一个28Gbps SerDes项目里，就是靠加了一排地孔把共模阻抗从22Ω提到了28Ω，EMI瞬间降了6dB。
三种阻抗的横向对比
| 参数 | 特性阻抗 Z₀ | 差分阻抗 Zdiff | 共模阻抗 Zcomm |
|---|---|---|---|
| 测试对象 | 单根信号线 | 差分对两根线之间 | 差分对两根线对地 |
| 典型目标值 | 50 Ω 或 75 Ω | 90 Ω / 100 Ω / 120 Ω | 25～35 Ω |
| 计算公式（耦合假设） | 与介质、线宽、铜厚有关 | ≈ 2·Z₀·(1−k) | ≈ Z₀/2 · (1+k) |
| 主要影响因素 | 介质厚度、线宽 | 线间距、耦合系数 | 耦合系数、参考平面 |
| 产线是否必测 | 是（单端信号必备） | 是（差分信号必备） | 建议抽测（高速接口） |
| 测试仪器 | TDR / VNA | 差分TDR / 四端口VNA | 四端口VNA（混合模式） |
记住一句口诀： 先单端，再差分，共模别忘了看。三个阻抗都对了，高速信号才稳。
小结一下
特性阻抗是单根线的“地基”，差分阻抗和共模阻抗都是在这个基础上通过耦合系数派生出来的。我个人的工作流程：
- 先确定单端目标阻抗（50Ω或75Ω），算出线宽和介质厚度。
- 再根据差分对线间距，计算差分阻抗和共模阻抗。
- 用仿真工具扫一遍，保证三项都在容差内。
- 产线首件测试时，必须测单端和差分阻抗，共模看项目要求。
这三组数据齐了，你的高速PCB才算真正站稳了。