高速PCB阻抗控制概述

各位工程师朋友，欢迎来到第一课。

做了十几年PCB，我最大的感触是：频率一高，很多东西就藏不住了。你设计时觉得完美的走线，到了板厂做出来，信号可能完全变了个样。这背后，说白了就是阻抗在搞鬼。今天我们就聊聊这个让无数工程师头疼的概念——高速PCB的阻抗控制。

阻抗到底是什么？

先别想太复杂。阻抗，你可以把它理解为信号传输线上的一种“阻力”。但它不是普通的电阻。它针对的是交流信号，尤其是高速信号。

具体来说，是信号在传输时，遇到的瞬时电压与电流的比值。单位还是欧姆（Ω）。

我记得刚入行时，有位老前辈跟我说：“你把信号想象成水，走线就是水管。如果水管粗细突变，水就会乱溅，信号也一样。”阻抗不连续，信号就会反射、失真。这比喻我记到现在。

为什么是50Ω和100Ω？这其实是历史遗留加上工程折中的结果。50Ω在功率容量和信号损耗之间取得了不错的平衡。100Ω差分则是由50Ω单端推导而来的标准。你在设计时，按这个标准来，通常不会有大问题。

影响阻抗的因素有哪些？

这个问题很关键。你画好的走线，为什么做出来阻抗不对？因为有几个参数在作怪。我列个表，你一看就明白。

影响因素	与阻抗的关系	典型参考值	实际案例
线宽（W）	线宽越宽，阻抗越低	50Ω通常需要5-8mil（1oz铜）	我之前有个项目，线宽做宽了2mil，阻抗直接从50掉到了42Ω
介质厚度（H）	介质越厚，阻抗越高	4mil厚度的FR4，50Ω线宽大概7mil	介质厚度不均匀，是阻抗波动的头号杀手
介电常数（εr）	介电常数越高，阻抗越低	FR4通常在4.2-4.5	高频板材如Rogers，介电常数更稳定，阻抗也更准
铜箔厚度（T）	铜箔越厚，阻抗略降，但影响较小	1oz（35μm）是最常见的内层铜厚	外层铜厚影响比内层大，因为蚀刻效应更明显
阻焊层（Solder Mask）	阻焊层会降低阻抗约1-3Ω	绿油阻焊影响最小，特殊颜色可能更高	你想想看，设计时没算阻焊，测量就会偏低

为什么阻抗控制这么重要？

说完了“是什么”和“受什么影响”，我们聊聊“为什么”。这其实就一句话：阻抗控制不好，你的高速信号就废了。

具体来说，有三大危害：

1. 信号反射：阻抗不匹配时，一部分信号能量会被弹回来。反射回来的信号叠加到原始信号上，导致波形畸变。
2. 时序错乱：在DDR等高速接口中，信号的建立时间和保持时间有严格窗口。阻抗偏差导致信号边沿变缓，时序就可能不满足要求。
3. 电磁辐射（EMI）：阻抗不连续会产生共模噪声，这些噪声会通过走线向外辐射，导致EMI超标。我有个项目，EMI测试死活过不了，后来查出来是阻抗不连续造成的。

所以，阻抗控制不仅仅是好看而已。它是信号完整性的基石。

知识体系总览

下面的图，把这一章的核心逻辑串起来了。你自己对照着看，思路会更清晰。