时域反射计的工作原理:信号源、采样头、时间基准

好,咱们进入正题。TDR 到底是怎么工作的?

说白了,TDR 的原理并不复杂:它就像给传输线发一个“脉冲”,然后听回声。问题是,这个“发”和“听”得足够快、足够准。这是 TDR 的三个核心模块的功劳——信号源、采样头、时间基准。

一句话总结:TDR 用信号源发射已知形状的脉冲,用采样头将高速信号降至可测量的带宽,靠时间基准完成亚皮秒级的时间同步,三者缺一不可。
TDR 工作原理:三大核心模块与信号流程 TDR 工作原理:三大核心模块与信号流程 信号源 梯形波 / 阶跃脉冲 上升时间 ~35 ps 采样头 等效时间采样 带宽 18 GHz+ 时间基准 晶振 + 锁相环 抖动 < 500 fs 方向耦合器 / 网络接口 发射路径 → DUT → 反射路径 ← 采样输入 处理与显示 △t → 回损 → 阻抗剖面 三大模块通过精密时基闭环联动,确保采样时刻与发射脉冲的亚皮秒级对齐

信号源:我要的是一个“干净的阶跃”

TDR 的第一步是发射一个脉冲。我常用的 TDR 模块,发射的是一个上升沿非常陡的梯形波,或者叫阶跃脉冲。

为什么必须是阶跃?你想想看,如果发射的信号本身歪歪扭扭、上升沿很慢,反射回来我们就分不清哪些是阻抗变化造成的,哪些是信号源本身的问题。

信号源的关键指标有三个:

  • 上升时间(Tr):决定了分辨率。上升沿越快,能分辨的物理距离就越短。我项目中用的 TDR 通常能做到 35 ps 的 Tr。
  • 幅度稳定性:每次发射的幅度不能漂移。
  • 输出阻抗:精确的 50 Ω。很多新手忽略这个——源阻抗不准,全剧白费。
一个经验值:用 Tr(ps) × 0.15 大约等于能分辨的最小物理长度(mm)。比如 35 ps 对应约 5.25 mm 的分辨率。这个估算在我测高速背板时经常用来快速判断 TDR 够不够用。

采样头:把 GHz 信号“拉”慢来看

信号反射回来的速度跟发射时一样快。以我常用的 18 GHz 采样头为例,直接采样?门都没有。ADC 根本跑不了那么快。

解决方法就是“等效时间采样”。每次脉冲发射后,采样头只在某个很短的窗口内“偷看”一下电压值。下一次脉冲,窗口偏移一点点。几百上千次脉冲后,就能拼出完整的波形。

采样头的四大关键参数:

参数 含义 常见范围
带宽 能准确采样的最高频率分量 12 - 70 GHz
采样孔径时间 每次“偷看”的窗口宽度 几皮秒
本底噪声 采样过程中引入的随机噪声 < 1 mVrms
非线性误差 采样电压与实际电压的偏差 < 1%

我记得有一次测一块高速背板,反射信号很弱。我换了一台噪声更低的采样头,信号一下子就看清了。这事告诉我:采样头才是 TDR 的眼睛,带宽够但噪声大,照样看不清。

时间基准:所有精度都靠它

信号源和采样头配合,靠的就是时间基准。说白了,时间基准决定了在发射脉冲后的哪个时刻去采样。

我早期做设计时踩过一个坑。一块 PCB 板走线测出来阻抗总是偏低,查了很久。最后才发现是 TDR 时间基准的抖动太大。每次采样时刻都略有偏差,波形叠加后上升沿变缓,计算出来的阻抗就偏了。后来我换了时基抖动小于 500 fs 的仪器,问题一下解决了。嗯,这事让我记到现在。

避坑指南:我曾经在产线上遇到过一次奇怪的现象——同一块板,上午测和下午测结果差了 2 Ω。查了半天,发现是 TDR 预热不够,时基温漂导致的。记住:TDR 开机至少要预热 30 分钟,等时间基准稳定了再测。尤其是精密阻抗验证,一定要做。

传统方案 vs 现代 TDR

早期 TDR 其实很简单,直接用模拟方式发射快速沿,然后用采样示波器来看。现在我用的 TDR 都是全数字化的,核心就是这三个模块的闭环控制。

对比项 传统模拟方案 现代数字 TDR
信号源 隧道二极管阶跃发生器 半导体脉冲发生器 + 可编程波形
采样方式 模拟采样桥 等效时间采样 + 数字滤波
时间基准 自由振荡,精度一般 锁相环 + 原子钟参考
动态范围 有限,容易饱和 大动态范围,可处理强反射

这三大模块协同工作,就像一支乐队——信号源是鼓手(起拍子),采样头是录音师(如实捕捉),时间基准是指挥(确保每一拍都精准)。任何一个环节出问题,出来的阻抗曲线都会走样。

实战小技巧:每次开机后,先用 TDR 测一个已知的 50 Ω 负载和无反射开路器。如果测出来的波形不够平直、噪声包络不对,先别急着接 PCB,大概率是时间基准或采样头的校准需要重做。

理解这三个模块,你就理解了 TDR 的本质。说白了,TDR 不是什么神秘黑盒子——它就是一台会“发问”也会“听回答”的精密计时器。下一部分,我们会看看这些反射信号到底长什么样,以及如何从波形里读出 PCB 的阻抗信息。