2. HS400 物理层信号定义：VDD、VCCQ、VSS 等电源信号
做 HS400 接口设计，第一件事就是搞清楚电源。为什么？因为跑 HS400 模式时，信号速率动不动就 1.5 Gbps 往上。电源噪声稍微大一点，眼图就闭合给你看。我自己刚接触 HS400 时，就吃过这个亏——板子画完了，结果跑 HS400 老是误码，最后发现是 VCCQ 去耦没做好。嗯，今天咱们就把这些电源信号一个个说透。
2.1 三大核心电源：VDD、VCCQ、VSS
说白了，HS400 物理层只需要三组基本电源：
- VDD — 内核电源，给内部逻辑供电。对应 HS400 控制器、PHY 的数字核心。电压范围通常 0.9V ~ 1.1V，典型值 1.0V。
- VCCQ — I/O 电源，给输出驱动器和输入接收器供电。HS400 模式下，VCCQ 必须固定在 1.8V ± 5%。我建议直接用 1.8V LDO 来供，不要用 DCDC 的纹波。
- VSS — 公共地，所有信号的参考平面。别小看它，VSS 的阻抗和回流路径直接影响信号完整性。
你可能会问：VDD 和 VCCQ 能不能共用？不行。我在一个项目中看到有人为了省成本，把 VDD 和 VCCQ 接在一起，结果 HS400 模式根本锁不住。因为 VDD 上的动态电流会串扰到接收器，触发误判。
| 电源 | 典型电压 | 供电对象 | 备注 |
|---|---|---|---|
| VDD | 1.0V | 核心逻辑、PLL、DLL | 纹波 < 10mVpp，推荐 LDO |
| VCCQ | 1.8V | I/O 驱动、接收终端 | HS400 必须 1.8V，偏差 ±5% |
| VSS | 0V | 全局地参考 | 避免分割，保持低阻抗 |
经验值：VDD 和 VCCQ 的去耦电容布局，我习惯在芯片引脚 1cm 范围内放 0.1µF + 1µF 的组合。高频噪声吃小电容，瞬态电流吃大电容。
2.2 辅助电源与参考电压
除了三大核心，HS400 还依赖几个辅助信号：
- VPP — 编程电压，有些器件（尤其是 eMMC 中的 HS400）在初始化时需要 VPP 来配置 OTP。平常不供电，拉高时间不超过 10ms。我见过有人把 VPP 常接 1.8V，结果芯片进入奇怪模式，折腾了两天才发现。
- VREF — 参考电压，供内部比较器使用。HS400 模式下，VREF 一般从 VCCQ 分压得到 0.75V ~ 0.9V，精度 ±2%。切记：VREF 不能用数字地回路，要单独走星型接地。
- VDDQ — 某些 PHY 会额外引出，专门给数据选通（DQS）驱动用，电压同 VCCQ 1.8V。如果 PHY 文档没提，就别画蛇添足。
2.3 电源域隔离与上电时序
HS400 要求严格的电源域隔离。为什么？因为 VDD 域和 VCCQ 域的电平不同，电平转换电路需要明确的上电顺序。我总结了一个简单口诀：先核心，后 I/O，最后参考。
- VDD 先上电，稳定后释放核心复位。
- VCCQ 再上电，驱动电路开始工作。
- VREF 最后建立，确保比较器有稳定基准。
我曾经踩过的坑：某次做 HS400 眼图测试，发现数据眼宽始终只有 0.35UI。排查两天，发现 VDD 上电晚于 VCCQ 约 200µs，导致 PLL 锁定在错误频点。调整上电时序后，眼宽恢复到了 0.65UI。所以上电时序不是小问题。
上电时序的硬件实现，我推荐用电源监控芯片（如 TPS3808）来产生 POR（上电复位）信号。别用简单的 RC 延时，那个受温度和电容容差影响太大。
2.4 去耦电容布局的实战建议
去耦这事，光知道容值没用，布局布线才是关键。我画过十几块 HS400 板子，总结了几条铁律：
- 小电容靠近引脚：0.1µF 的 MLCC 必须放在电源焊盘和地焊盘之间，走线长度不超过 1mm。否则寄生电感会把高频去耦效果吃掉。
- 大电容兼顾低频：1µF ~ 10µF 放在小电容外侧，中间不要打过孔。如果板层够，我习惯在电源层和地层之间埋一颗 100nF 的嵌入式电容。
- VREF 单独滤波：VREF 上串一个 10Ω 电阻，然后接 1µF 到 VSS，形成低通滤波器。这个电阻和电容必须紧挨着 VREF 引脚。
一个小技巧：去耦电容的接地过孔，数量尽量多。一个 0402 电容打四个地孔（两侧各两个），比只打两个孔的高频阻抗低 30% 以上。我每次布局时都会数一数地孔数量，少了就加。
2.5 VSS 回流路径与参考平面
很多人以为 VSS 就是铺个铜皮就完了。其实 HS400 对 VSS 的要求非常高。为什么？因为 HS400 的时钟频率高，信号边沿快，回流电流会通过最近平面流回驱动端。如果 VSS 平面有裂缝或跨分割，回流路径被迫绕远，就会产生严重的共模辐射和串扰。
我建议的 VSS 设计准则：
- 整个 HS400 区域使用连续地平面，不要分割。
- 所有信号层（特别是 DQS、CLK）的参考平面必须是 VSS，且相邻层距离 ≤ 5mil。
- 电源层和地层之间间距尽量小，增加平面电容效应。我在 4 层板中用 Prepreg 将 VSS 和 VCCQ 层压缩到 3mil，效果比加很多分立电容还好。
2.6 电源噪声容限与测试验证
理论上 VCCQ 允许 ±5% 偏差，但实际板子上我建议把纹波控制在 ±2% 以内。怎么测？用示波器探头接地弹簧（不要用长地线夹），直接测芯片引脚上的电源纹波。我曾经测过一块板子，纹波显示 40mVpp，但实际芯片引脚处已经 120mVpp——原因是探头地线太长引入了共模噪声。
| 电源 | 建议纹波 (峰峰值) | 测试方法 | 常见问题 |
|---|---|---|---|
| VDD | < 10mV | 带宽 ≥ 500MHz，地弹簧法 | LDO 输出电容 ESR 过大 |
| VCCQ | < 20mV | 同上，注意共模噪声 | DCDC 开关频率干扰 |
| VREF | < 5mV | 差分探头，避开数字信号 | 分压电阻精度不足，温漂大 |
重要提醒：HS400 模式下，VCCQ 上的瞬态电流峰值可达数百 mA。如果供电网络阻抗过高，电压会瞬间跌落，导致写操作失败。我建议用 IR Drop 仿真检查：确保从电源模块到芯片引脚的总阻抗在 1MHz 内小于 50mΩ。
最后分享一个我自己的查错清单：每次调试 HS400 之前，先拿万用表量 VDD、VCCQ、VSS 之间有没有短路；再用示波器看电源纹波；最后用逻辑分析仪抓时序。这三步做完，80% 的电源问题都能暴露出来。嗯，做到这一步，你的 HS400 电源设计就稳了。