3. 阻抗控制：叠层设计、线宽线距、参考层与共面波导

阻抗控制这事儿啊，说白了就是让信号在传输过程中不被反射、不被衰减。我刚做测试夹具那会儿，觉得阻抗控制就是拿公式算算线宽线距，直到有次项目回来测试波形上全是毛刺——嗯，从那以后再也不敢马虎了。HS400 的夹具，Pin 间距本来就紧，信号速率又高，搞不好就翻车。

这一章，我把阻抗控制的几个关键点拆开讲：叠层怎么搭、线宽线距怎么定、参考层怎么铺、共面波导什么时候用。你想想看，这几个点要是有一个没对齐，阻抗就偏了。

3.1 叠层设计：打好基础

叠层这东西，决定了你能调多少阻抗余量。我见过有工程师一上来就定四层板，结果两层介质压完，线宽拉到死也调不出 50Ω。所以叠层得在布线之前就想好。

关键点在于：

• 介质厚度：信号层到参考层之间的距离，直接影响阻抗。越厚阻抗越高，但太厚了容易串扰。
• 铜箔厚度：标准 1oz（35μm）或 0.5oz（18μm）。HS400 这种高密度场合，我习惯用 0.5oz，刻蚀偏差小。
• 板材选型：FR-4 的 DK 一般在 4.2~4.6，但高低频差异大。高频区建议用 Rogers 或 Megtron 系列，DK 稳定，损耗低。

叠层结构	层数	典型 DK	适用场景
2-3-2 结构	4	4.5	通用夹具，信号速度 ≤5Gbps
3-4-3 结构	6	4.2	高速信号，密度较高
混合压合	6+	3.5~4.0	HS400 高频区，要求低损耗

3.2 线宽线距：精确计算

说白了，线宽线距就是阻抗计算的“调节旋钮”。我刚开始也用 IPC-2141 公式手算，后来发现 5GHz 以上误差能到 15%——嗯，现在我都推荐用场求解器，比如 Polar SI9000 或 HyperLynx。

影响线宽线距的因素：

• 目标阻抗：HS400 标准 50Ω，差分对 100Ω。
• 线宽：越宽阻抗越低。但夹具上空间有限，太宽了布不开。
• 线距：差分对内部间距越小，耦合越强，共模抑制越好。但间距太小容易产生加工偏差。
• 铜厚：厚铜会降低阻抗，0.5oz 和 1oz 阻抗差 5~8Ω。

举个例子，一个典型的微带线设计，叠层信号到参考层 4mil，铜厚 18μm，FR-4 DK=4.5，要走到 50Ω：

IPC-2141 近似公式（微带线）：
Z0 ≈ 87 / sqrt(εr + 1.41) * ln(5.98 * h / (0.8w + t))

其中：
  εr = 4.5（FR-4）
  h  = 4 mil（介质厚度）
  t  = 0.7 mil（铜厚）
  w  = 7.2 mil（计算得目标线宽）

还有个坑：差分对的线距。你算出来的 100Ω 差分阻抗，加工时线距偏小 0.2mil，阻抗就掉 4~5Ω。所以设计时我会留 5%~10% 的余量，让板厂用补偿光刻微调。

3.3 参考层与共面波导

参考层这东西，看着简单，但最容易出错。你想想看，信号回流要走最短的路径，如果参考层不连续，回路面积变大，阻抗就跳变，辐射也跟着来了。

参考层设计要点：

• 信号层正下方必须是完整的 GND 平面，不要开槽、不要分块。
• 如果不得已要跨分割，至少补偿 GND 过孔，间距不超过 λ/20。
• 多层板中，参考层尽量用同一电位（GND），不要混用电源层。

参考层类型	阻抗稳定性	适用场景
连续 GND 平面	最佳	HS400 所有高速信号
开槽 / 分割平面	差	避免使用
共面波导 + GND	中等	顶层空间紧、局部高频

共面波导（CPW），说白了就是信号线两侧各加一条 GND 条。我一般在顶层不够铺完整 GND 时才会用。比如 HS400 夹具的焊盘区，信号引脚密集，没法在正下方铺大面积地，那就在信号线两侧各走一条 GND 条，间距 S≥2W，这样回流路径还在，阻抗可控。

总结一句：参考层是阻抗控制的地基，地基不稳，线宽线距算得再准也没用。CPW 是备选方案，能用完整 GND 层就不要切。