信号完整性基础：传输线理论、特征阻抗、信号反射与振铃
做高速测试夹具，信号完整性是绕不开的坎。你想想看，信号从驱动端到接收端，这段路径要是处理不好，波形就会乱七八糟。我早年做过一个DDR4的夹具，刚调试时眼图完全闭合，最后发现就是一根走线阻抗没控好。嗯，今天咱们就把这块掰开聊透。
传输线理论——别把导线当“导线”
低频时，一根导线就是连通器。电流一到，负载马上反应。但到了高频（一般几百MHz以上），信号波长和走线长度可比了。这时候，导线就不再是简单通路，而是一根传输线。
传输线有两个关键分布参数：单位长度电感 L₀ 和 单位长度电容 C₀。信号在线上传播时，会不断给这段电感充能、给那段电容充电。说白了，它是一个分布式的LC网络。
核心概念：信号在传输线上以电磁波形式传播，传播速度取决于介质。PCB上常见FR4板材，传播速度大约是光速的60%左右，即约6英寸/纳秒。
传输线理论里，我最常记的一个公式：传播时延 Tpd = √(L₀·C₀)。你不需要手算分布参数，现在仿真工具都带。但脑子里得有这根弦——走线越长，延时越大，反射越难控。
特征阻抗——传输线的“本性”
特征阻抗 Z₀，定义是线上任意一点看到的电压与电流之比。公式：
Z₀ = √(L₀ / C₀)单位是欧姆。PCB上最常见的单端线阻抗是50Ω，差分对是100Ω。为什么是50Ω？历史原因加上功率与衰减的折中。
注意：特征阻抗不是电阻，它不消耗能量。它只描述传输线对行波的“阻碍程度”。
我个人习惯，在设计夹具前先用工具算一下层叠结构和线宽。举个例子，四层板，内层参考地，外层走线，线宽7mil时大概能得到50Ω。但实际值还要考虑铜厚、阻焊等因素，我建议直接做阻抗测试耦合条来验证。
| 参数 | 影响趋势 | 调阻方法 |
|---|---|---|
| 线宽 ↑ | 阻抗 ↓ | 加宽走线 |
| 介质厚度 ↑ | 阻抗 ↑ | 增厚介质层 |
| 介电常数 εr ↑ | 阻抗 ↓ | 换更低εr材料 |
| 铜厚 ↑ | 阻抗 ↓（轻微） | 用1/2盎司铜 |
注意：特征阻抗必须在整条走线上保持一致。任何突变——过孔、拐角、线宽变化——都会产生反射。我见过有人为了绕过BGA在扇出区把线拉细了两倍，结果眼图直接瞎掉。
信号反射与振铃——高速信号的“回音”
当信号走到传输线末端，如果负载阻抗 ZL 不等于 Z₀，一部分能量就会反弹回来。反射系数 Γ 定义为：
Γ = (ZL – Z₀) / (ZL + Z₀)开路时 ZL = ∞ → Γ = +1，正反射，电压翻倍。
短路时 ZL = 0 → Γ = –1，负反射，电压归零。
匹配时 ZL = Z₀ → Γ = 0，无反射，完美。
振铃是怎么来的？简单说，就是反射信号在驱动端和负载端之间反复弹跳，叠加出过冲、下冲，甚至震荡。我在调试一个DDR3的地址线时遇到过：驱动器内阻约25Ω，走线50Ω，末端接了多个内存颗粒，等效阻抗很低。结果波形从1.5V冲到2.2V，然后底部掉到0.2V以下。后来加了源端串联电阻才压住。
个人经验：判断是否存在反射问题，最快的方法是看过冲百分比和建立时间内的振荡次数。如果过冲超过20%，或者振荡超过一个完整周期，基本就得处理了。
如何控制反射？——四种常用匹配方法
- 源端串联匹配：在驱动输出端串一个电阻 Rs，使 Rs + Rdriver ≈ Z₀。这是最常用的方式，尤其针对点到点拓扑。我一般先估算驱动器内阻，再从22Ω、33Ω这些值开始试。
- 末端并联匹配：在接收端并联一个阻值等于 Z₀ 的电阻到地或电源。效果好，但直流功耗大，不适合低功耗夹具。
- 戴维南匹配：用两个电阻上拉到VDD、下拉到地，等效并联为Z₀。常用于DDR3/4的地址线。
- RC终端匹配：串一个小电容再并一个电阻。能阻断直流功耗，但需要容值匹配，不然会拖慢边沿。
| 匹配方式 | 优点 | 缺点 | 典型应用 |
|---|---|---|---|
| 源端串联 | 低功耗、简单 | 降低驱动能力 | 单端CLK、SDRAM地址 |
| 末端并联 | 吸收反射、效果好 | 直流功耗大 | 高速差分（等效100Ω） |
| 戴维南 | 可调电平、对称 | 2颗电阻，占面积 | DDR3/4地址线 |
| RC终端 | 零直流功耗 | 增加延迟 | 低频或功耗敏感场景 |
实际夹具设计中，我更偏爱源端串联。为什么？因为HS400测试时，驱动端通常是测试机输出口，内阻已知，串一颗贴片电阻就能解决问题，不占面积，也不影响高频响应。但要注意，串联匹配要求走线是点到点，一旦有分支，反射就会更复杂。
避坑指南：我曾经在一个多点飞线夹具上用了源端串联，结果中间抽头位置反射相互叠加，测量完全失真。后来把拓扑改成菊花链，并在末端加了一个很小的RC终端（电阻100Ω并联10pF），才搞定。
这张图展示了基本反射场景：驱动源发出入射波（蓝色），在负载端如果阻抗不匹配，就会产生反射波（红色）往回走。两者叠加，端口电压就可能出现过冲和多次振荡，形成振铃。匹配的目的就是让 Γ ≈ 0，消除这个“回音”。
说白了，信号完整性就是阻抗匹配的游戏。你只要把从驱动到接收的每一段——芯片焊盘、过孔、走线、连接器——都控制在Z₀附近，反射就不会找你麻烦。平时画板子，多跑一下场求解器仿真，再配合TDR测试验证。嗯，能做到这两步，HS400夹具的信号质量基本就稳了。