信号完整性基本概念：什么是信号完整性、SI问题的起源、SI对SPI通信的影响

咱们做嵌入式开发的，十有八九都跟 SPI 打过交道。MISO、MOSI、SCK、CS 四条线一接，数据就“嗖嗖”地传起来了。但你有没有遇到过这种情况：板子拿回来，SPI 就是不通，要么数据错位，要么偶尔丢包。我早年做一块物联网模块的时候，SPI 跑 20MHz 死活调不通，最后发现是信号完整性的锅。所以这一章咱们先把地基打牢——搞清楚信号完整性到底是什么，它打哪儿来，又怎么祸害你的 SPI 总线。

什么是信号完整性？

信号完整性，英文叫 Signal Integrity，简称 SI。说白了就是衡量数字信号在传输路径上“保真”的程度。理想情况下，发送端输出一个完美的方波，接收端应该收到一个一模一样的方波。但现实世界里，PCB 走线、过孔、连接器、阻抗不连续，都会把波形揉得七扭八歪。

我个人的习惯是把 SI 问题分成三类：

• 时序问题：信号跑太快，接收端来不及采样；或者信号到达时间不一致，导致数据错位。
• 噪声问题：外部干扰、串扰、电源噪声耦合到信号线上，把电平搞乱。
• 反射问题：阻抗不匹配，信号在传输线上来回弹跳，产生过冲、下冲和振铃。

你想想看，SPI 是同步通信，时钟和数据必须严格对齐。一旦信号质量出问题，哪怕只是一个边沿的抖动，整包数据就可能全废。

SI问题的起源——那些看不见的物理效应

很多人都觉得“低速信号不用管 SI”，其实这是个误区。我见过一个项目跑 10MHz 的 SPI，走线拉了 30cm，结果振铃大到直接翻转电平。为什么？因为频率升高后，导线的寄生参数开始作妖。

SI 问题的根本原因，可以从四个角度理解：

物理效应	对应 SI 问题	通俗解释
寄生电容	信号边沿变缓	两条平行走线之间会“吸”电荷，拉高时间常数
寄生电感	电源噪声、地弹	电流突变时电感会“想保持电流不变”，产生电压尖峰
阻抗不连续	反射、振铃	信号走到阻抗突变处，一部分能量弹回来
电磁耦合	串扰、EMI	相邻信号线之间的电磁场互相影响

举个例子：一块 10cm 长的 FR4 PCB 走线，传输延时大约 0.6~0.7ns。如果 SPI 的上升沿是 1ns，那这根走线就接近“长线”了。我有个同学曾坚信 20MHz 以下不用做阻抗控制，结果项目试产 200 片，有 30 片 SPI 间歇性故障。后来加了两颗电阻做源端匹配，问题消失。

SI对SPI通信的影响——波形畸变如何破坏逻辑

SPI 是主从同步协议，时钟由主机产生。从机在时钟沿采数据。如果信号完整性出问题，具体会表现为哪几种故障？

1. 过冲/下冲：信号电压超过芯片最大额定值，可能会烧坏 IO 口，或者导致 ESD 结构提前导通。
2. 振铃：时钟线上如果出现振铃，主从机可能误判边沿次数。明明发了 8 个时钟，从机采了 12 个，数据全乱。
3. 串扰：MISO 和 MOSI 挨太近，MOSI 跳变时在 MISO 上感应出毛刺。一旦毛刺落在采样窗里，从机可能读到错误位。
4. 时序偏移：数据和时钟的路径长度不一致，导致时钟沿到达时数据还没稳定——建立时间违规；或者数据刚被更新——保持时间违规。
5. 地弹：多个输出同时切换，地电位瞬间被抬高，所有输入信号的参考地变了，逻辑电平判断出错。

我们来画一张图，把 SI 问题的起源、传导和对 SPI 的影响串起来。这张框架图能帮你在心里建个模型——出了问题往哪个方向查。

你看这个结构。左边是物理根源，中间是畸变现象，右边是 SPI 的具体故障。我在实际调试时，会拿着示波器看波形属于中间哪一类，然后反向倒推到根源。比如看到时钟线上有明显的过冲，第一反应就去查走线的阻抗匹配，或者看看是不是驱动能力过强。