3. SPI 总线电源需求：工作频率与瞬态电流特性

SPI 总线看起来很简单——就四根线（SCK、MOSI、MISO、CS），但它的电源需求往往被人忽视。我记得刚做第一块高速 SPI 板时，只把注意力放在信号质量上，结果一跑高速就随机丢数据。查了三天，最后发现是 PDN 的瞬态响应跟不上，电源纹波把时钟沿抖散了。从那儿以后，我给自己定了个规矩：任何 SPI 接口，先算电源需求，再谈信号布线。

这一章咱们把 SPI 总线最核心的两个电源参数说透：工作频率和瞬态电流特性。弄清楚这两个，后面的 PDN 阻抗仿真才有明确的目标。

3.1 SPI 工作频率 —— 目标阻抗的起点

SPI 的时钟频率直接决定了 PDN 需要多低的阻抗。为什么？因为频率越高，电流变化越快，电源网络需要更快地响应。你可以想象一下，一根水管要供应忽大忽小的水流，水压必须稳得住——PDN 就是这个水压系统。

SPI 时钟频率	典型数据速率	最坏情况切换时间	目标阻抗估算（1% VDD 纹波）
10 MHz	10 Mbps	~50 ns	约 100 mΩ
50 MHz	50 Mbps	~10 ns	约 20 mΩ
100 MHz	100 Mbps	~5 ns	约 10 mΩ
200 MHz	200 Mbps	~2.5 ns	约 5 mΩ

这个表格怎么用的？我一般先看最坏情况——比如 SPI 从机同时翻转多根数据线，加上时钟沿的瞬态电流，总 di/dt 有多大。然后倒推出 PDN 在相应频率点上的最大允许阻抗。注意，这里的频率不是基频，而是电流变化的主要频率成分，通常是时钟频率的 2~3 倍（因为每个时钟沿都可能有数据翻转）。

3.2 瞬态电流特性 —— 电源噪声的真实来源

SPI 的瞬态电流有两个主要来源：一是驱动器输出切换时的动态电流，二是时钟树内部切换产生的开关电流。你仔细想想，每个 SCK 上升沿，所有的 IO 状态可能都要更新——电流瞬间从几 mA 跳到几十 mA，这个跳变的斜率（di/dt）才是决定 PDN 难度的关键。

典型瞬态电流波形

拿一个常见的 50 MHz SPI 主控来说，我用示波器测量过其电源引脚上的电流。测出来的波形是这样：

• 静态电流：约 5~10 mA（空闲状态）
• 动态电流峰值：30~80 mA（连续发送 0xAA/0x55 图案）
• 上升/下降时间：2~5 ns（取决于 IO 驱动强度和负载电容）
• 电流变化率 di/dt：10~40 A/μs（按最差情况）

如何计算最坏情况 di/dt

我个人习惯这样估算：

// SPI 主控在 50 MHz 下同时切换 4 个输出（SCK+3 个数据）
// 每个输出驱动电流 12 mA，总切换电流 ≈ 48 mA
// 切换时间 ≈ 2 ns（负载 15 pF + 封装）

di = 48 mA − 5 mA = 43 mA
dt = 2 ns
di/dt = 43 mA / 2 ns = 21.5 A/μs

// 目标阻抗（1% 纹波，1.8V VDD）：
Z_target = (1.8V × 1%) / 21.5 A/μs × 延迟匹配系数？
// 实际常用经验公式：Z_max ≤ (VDD × 纹波%) / (ΔI × 2)
// 这里 Z_max ≤ (1.8 × 0.01) / (0.043 × 2) ≈ 0.209 Ω = 209 mΩ
// 注意这只是一个频率点的值，实际需针对开关频率的 2~5 次谐波逐一计算。

要注意，这个 209 mΩ 只是某个频率点的值。实际 PDN 的阻抗曲线是一条随频率变化的线，你可以参考这个值去选择去耦电容和 PCB 叠层。

3.3 归纳总结 —— 设计地图

下面这张 SVG 图把 SPI 电源需求的逻辑关系串起来了，你可以把它当成快速参考地图：

你看，从 SPI 时钟频率出发，结合数据切换方式和 IO 驱动电流，就能算出一个比较靠谱的瞬态电流特性。然后依据这个 di/dt 和可接受的电源纹波，反推 PDN 目标阻抗。最后用去耦电容和 PCB 叠层把这个阻抗曲线压到目标线以下——这套流程我已经用了好几年，基本没翻过车。

好了，有了这些参数，下一步咱们就可以对着 PDN 做阻抗仿真了。这一章的总结就到这儿，记住：SPI 虽然协议简单，但电源问题从来不小看。