什么是PDN？为什么SPI电源稳定性重要？
做信号完整性这些年，最让人头疼的往往不是信号线本身，而是藏在背后的电源系统。你想想看，一个芯片要正常工作，供电必须稳。可现实中，电源从VRM一路送到芯片焊盘，中间要经过PCB走线、过孔、去耦电容，还有封装内部的线路——这些加起来，就构成了电源分配网络（PDN）。
PDN说白了就是一条供电通道。但这条通道不是理想导线，它有自己的阻抗。阻抗越高，电流变化时产生的电压波动就越大。而这个电压波动，会直接影响到芯片的逻辑判断。
PDN的全称是Power Distribution Network，中文叫电源分配网络。它负责把电源模块的能量，低损耗、低噪声地输送到每一个负载点。
PDN的组成结构
一个典型的PDN包括以下几段：
- VRM（电压调节模块）——把输入电压转换成负载需要的电压，是能量源头。
- PCB走线与平面——铜皮和过孔把电流送到芯片附近。这里既有直流电阻，也有交流寄生电感。
- 去耦电容——不同容值和封装的电容组合，用来降低特定频段的阻抗。
- 封装与键合线——芯片内部的电源路径，寄生电感不可忽略。
- 片上电容——硅片内部的MOS电容或MIM电容，在高频段起作用。
我当年刚入行时总觉得PDN就是几个电容的事，直到有一次项目调试，SPI总线偶尔丢数据，怎么查都没找到信号完整性问题。后来用示波器测了一下电源纹波，好家伙，2MHz附近有个很大的振荡——就是因为PDN谐振引起的。从那以后，我就再也不敢小看PDN了。
避坑指南：我曾经遇到过一个案例，板子上所有去耦电容都选了低ESR的陶瓷电容，结果低频段阻抗反而很高。因为电容太多，并联后等效电感变大，谐振峰移到了更低频率。所以去耦电容不是越多越好，要按目标阻抗来设计。
SPI为什么对电源敏感？
SPI是同步串行接口，时钟频率现在能做到几十兆甚至上百兆。它的边沿速率快，电流变化也就快。如果PDN阻抗太高，电流切换时就会产生电压跌落或过冲。
举个例子：SPI总线上，从机在时钟上升沿采样数据。如果电源电压在上升沿到来前突然掉了一点点，芯片内部比较器阈值就会偏移，导致采样错误。这种错误不是每次都发生，而是随机的，特别难复现。
还有，SPI的通信距离可能较长，驱动器的瞬态电流很大。PDN如果没优化好，远端芯片看到的电压纹波可能超过50mV。我亲自测试过，稳定供电时SPI眼图张开得很好，一旦供电波动，眼图立刻塌陷。
尤其要注意的是，SPI通常没有差分信号，抗噪能力比USB、PCIe弱很多。电源噪声会直接耦合到时钟和数据线上，导致误码。
PDN阻抗与电源噪声
PDN的阻抗是频率的函数。在低频段，VRM的输出阻抗和电解电容起主导作用；中频段，陶瓷电容与PCB寄生电感形成并联谐振；高频段，封装电感与片上电容主导。
如果PDN阻抗出现一个尖峰，那么在该频率附近，任何电流变化都会产生较大的电压波动。比如，SPI时钟的谐波刚好落在阻抗峰值上，就会造成明显的电源抖动。
所以，PDN设计的核心目标就是：在整个关注的频率范围内，把阻抗控制在目标阻抗以下。
目标阻抗怎么定？
一个常用的经验公式：
Z_target = (Vdd * Ripple_percent) / I_transient举个例子：如果Vdd=3.3V，允许纹波5%，瞬态电流变化1A，那么目标阻抗就是165mΩ。所有频率下的PDN阻抗都不能超过这个值。
不过要注意，瞬态电流不是常数。SPI的电流变化与数据模式有关，通常需要仿真最坏工况。我一般会先跑一遍SPI的电流波形，再用那组波形做PDN瞬态仿真，这样才靠谱。
经验值：对于SPI接口，建议目标阻抗控制在几十mΩ到几百mΩ之间。时钟越快，电流变化越剧烈，目标阻抗就要越低。
PDN设计的关键步骤
- 确定负载电流变化谱——用仿真或测量得到芯片在不同工作模式下的电流波形。
- 设定目标阻抗曲线——从DC到时钟谐波频率，一般做到10倍基频。
- 选择电容器组合——不同容值、不同封装的电容，避开并联谐振。
- 布局与Layout优化——电容尽量靠近负载，过孔数量要够，平面要连续。
- 仿真验证——用SI/PI工具提取PDN阻抗，对比目标曲线。
- 测试验证——用VNA测量板级PDN阻抗，或用示波器测电源纹波。
我曾经有一个设计，仿真结果阻抗都满足要求，但实测SPI还是不稳定。后来发现是仿真时没加封装模型。加上封装电感以后，阻抗峰值突出去了一倍。所以，仿真模型一定要包含封装和PCB的全链路。
SPI电源稳定性 VS 信号完整性
| 方面 | 信号完整性（SI） | 电源完整性（PI） |
|---|---|---|
| 关注点 | 信号波形质量、时序裕量 | 电源电压稳定、纹波噪声 |
| 主要问题 | 反射、串扰、损耗 | PDN谐振、IR Drop、瞬态跌落 |
| 影响SPI表现 | 建立时间、保持时间、眼图 | 阈值偏移、抖动、误码 |
| 解决方法 | 端接、拓扑优化、阻抗匹配 | 去耦电容优化、平面分割、叠层设计 |
很多人以为SI才是SPI成功的关键，其实PI是SI的基础。电源不稳，再好的信号走线也是白搭。
我的习惯：每次布局前，先把PDN的电源平面和地平面画出来，看看电流路径上有没有狭窄的瓶颈。过孔也一定要留够，尤其是从电源层到芯片供电引脚的那一段。
总结一下
PDN就是芯片的“供血系统”。SPI虽然不像DDR那样高速，但它的单端结构和同步时钟特性，决定了它对电源噪声特别敏感。优化PDN阻抗，保证全频段低阻抗，是SPI系统稳定工作的前提。
这一章的内容主要帮你建立PDN的基本概念，理解为什么SPI电源稳定性不是锦上添花，而是必要条件。后面我们会一步步拆解仿真模型、优化方法，还有真实案例的复盘。