传统DMA单缓冲区的局限性
讲完DMA的基本原理，你可能觉得：「这不挺好吗？CPU解放了，数据也能连续采了。」
嗯，别急。我在项目里吃过这个亏，今天跟你聊聊。
传统DMA单缓冲区，其实有个很要命的问题。
3.1 缓冲区溢出——数据追着屁股跑
单缓冲区的工作模式是这样的：DMA不断往一个缓冲区写数据，CPU等缓冲区满了再去读。听上去很顺畅对吧？
但现实很骨感。你想想看，CPU处理数据要时间，DMA采集也要时间。如果CPU处理得不够快，DMA又把下一批数据填进来了——
这就叫缓冲区溢出。
- 旧数据被新数据覆盖，采样结果残缺
- 系统必须丢包或重采，实时性崩盘
- 如果用在控制回路里，还会导致执行器误动作
我曾经做过一个电机电流监测的项目。采样率设了200ksps，缓冲区4KB。结果每隔几秒就出现一次数据跳变。查了两天才发现——DMA传输完成中断还没处理完，下一轮数据已经把缓冲区的尾巴覆盖了。说白了，我的处理时间窗口不够用。
3.2 处理时间窗口——被压榨的CPU
单缓冲区模式下，CPU必须在DMA填满缓冲区到下次填满之间，把数据全部处理完。这个时间窗口是固定的。你算一下，如果采样率是100ksps，缓冲区深度1024点，那每次可用的处理时间就是10.24毫秒。
听起来够用？未必。
| 采样率 | 缓冲区深度 | 可用处理时间 | 安全余量（建议） |
|---|---|---|---|
| 50 ksps | 512 点 | 10.24 ms | ≥ 3 ms |
| 100 ksps | 1024 点 | 10.24 ms | ≥ 3 ms |
| 500 ksps | 2048 点 | 4.096 ms | ≥ 1.2 ms |
| 1 Msps | 4096 点 | 4.096 ms | ≥ 1.2 ms |
看到没有？采样率越高，留给CPU的时间越短。到了1 Msps，每次只有4毫秒。你在这4毫秒里要完成：FIFO读取、数据格式转换、滤波运算、存储、协议打包……哪怕任务调度多耗几个微秒，都可能出事。
我用Cortex-M4实测过，做一个简单的1024点FFT就要花接近2毫秒。剩下的2毫秒塞其他逻辑，基本没有余量。一旦碰上中断嵌套，数据就废了。
3.3 中断频率过高——CPU不堪重负
单缓冲区每满一次，就触发一次DMA中断。缓冲区越小，中断越频繁。
- 缓冲区=256点，采样率1 Msps：每秒触发约3906次中断
- 缓冲区=1024点，同上：每秒触发约977次中断
中断次数直接影响CPU的有效利用率。我建议你把缓冲区设大一点，但也不能太大——缓冲区越大，延迟越高。高频率采样场景下，缓冲区大过头了还会占用大量RAM，导致系统资源紧张。
3.4 单缓冲区的工作原理——一张图看懂
3.5 你看，这个场景熟悉吗？
我随手画了个常见情况。你大概也遇到过：采样率一上调，波形就开始出现重复片段或者断点。看日志发现DMA传输完成中断偶尔没被响应。用示波器抓DMA请求脚，看到脉冲间隔不均匀——这说明CPU忙不过来，中断被延迟了。
这些都是单缓冲区结构的通病。
那怎么办？换思路。
乒乓DMA就是针对这个问题来的。下一章我们详细展开它的工作原理，但今天先记住一点：单缓冲区最大的问题，是读写冲突，让CPU和DMA互相等。乒乓DMA的核心思想，就是给DMA和CPU各分一套缓冲区，互不干扰。
嗯，这个方案在你看来也许简单，但实际效果非常显著。我后面会给你看实测数据。