连续采样需求与应用场景
聊乒乓DMA之前，咱们得先搞清楚一个事儿——到底什么样的场景才需要它？
换句话说，你的系统为什么非要用连续采样？说白了，就是数据不能断。一拍脑袋就能想到的场景，往往是那些“数据一旦断了，控制就乱套了”的地方。
连续采样的定义与挑战
什么是连续采样？我个人的理解是：ADC能够在每个约定的采样时刻都完成一次转换，且数据能被完整、有序地搬走。你想想看，如果采样速率是1MHz，那意味着1微秒就要出一个数据。你用什么方式把它拿走的？
这里就暴露了核心挑战：
- 数据吞吐率高于CPU处理能力——CPU有别的活儿要干，不能只盯着ADC等数据。
- 中断频率过高会拖死系统——1MHz采样，如果每次中断，CPU连切换任务的时间都不够。
- 数据缓冲区必须无缝切换——这是乒乓DMA的用武之地。
我在一个电力线监测的项目里遇到过这样的尴尬——ADC明明能跑2Msps，可因为DMA配置不当，每次缓冲切换时会丢失500个点。结果谐波分析的结果，根本对不上号。嗯，从那以后我对“连续”这两个字特别敏感。
典型应用场景
连续采样不是空中楼阁。我罗列几个典型的场景，你看看你遇没遇到过：
| 场景 | 采样速率范围 | 为什么必须连续 |
|---|---|---|
| 电能质量监测 | 几十kSps ~ 几百kSps | 谐波分析需要完整波形，不能丢点 |
| 高速数据采集卡 | 几MSps ~ 几百MSps | 每个采样点都可能是关键信号 |
| 实时控制系统 | 几kSps ~ 几十kSps | 控制环依赖采样更新，断点就是失控 |
| 医疗影像/超声 | 几十MSps | 重建图像需要完整序列 |
我特别想强调一下实时系统。你做个简单的数据采集，漏掉一个点也许能插值拟合回来。可你要是做FOC电机控制，每个采样周期都对应PWM的更新，一旦漏掉一个电流采样，电流环就挂了。我见过一个项目，工程师用了单缓冲DMA，结果在电机高速运转时，系统每隔几十个周期就出现一次抖动——那就是缓冲来不及切换导致的。
性能瓶颈分析
试试看从量化角度，理解一下瓶颈在哪里。
假设你有一个ADC，工作在1Msps，数据宽度是12位——咱们按16位对齐来算，每个采样点2字节。那么每秒的数据量是2MB。这时候，如果你用的是单缓冲，每次缓冲半满（512字节）时触发中断，那么中断频率大约是3906次/秒。这已经够呛了。
如果我们换成乒乓缓冲，每个缓冲可以设大一些——比如4KB。这样中断频率降低到约244次/秒。差别很明显。
实际上，性能瓶颈不只是中断频率的问题。看这个公式：
- 总线占用率 = 采样速率 × 数据宽度 / 总线带宽
- 举个例子：1Msps × 16位 / 32位宽总线 = 0.5MB/s ÷ 几十MB/s带宽，总线占用并不高。
- 真正的瓶颈是中断响应时间 + 内存访问冲突。
我建议你重点关注两个参数：
- DMA传输完成延迟——从ADC产生转换完成信号，到DMA真正搬完数据，这中间有延迟。
- 缓冲切换开销——乒乓缓冲在切换时，需要一个原子操作来交换指针，写不好容易出bug。
这么说吧，连续采样不是ADC一个人的事，它是ADC + DMA + 内存 + 总线这整条链路的事。哪一环慢了，采样就断。你想想看，为什么很多高性能ADC都内置FIFO？就是为了缓解这个问题。
核心逻辑图：连续采样系统中的数据流与瓶颈
下面这张图展示了连续采样场景下，从模拟信号到处理器的完整数据流，以及关键瓶颈位置。你自己感受一下：
看到没有？数据从模拟域一路流到数字处理单元，路径上每一个节点都有潜在的瓶颈。我个人在做多通道同步采集的时候，就吃过这方面的亏——ADC转换速度很快，但DMA通道被别的外设占用了，结果数据丢得莫名其妙。
嗯，有了这个基础认知，咱们再深入到乒乓DMA的机制里，你就会明白为什么它能解决一部分问题，但并不是万能的。