**关键点**：接收端只放大两个信号的差值（V+ - V-），共模干扰会在减法运算中被抵消掉。
所以，LVDS天生就有很强的免疫能力。我记得在客户现场排查过一个案例，系统里有个大功率电机，一启动，LVDS屏幕就闪。换了屏蔽电缆，加了磁环，都没根治。最后检查设计，发现就是差分线绕路太多，破坏了对称性，导致共模干扰没被完全抵消。所以，设计的对称性，从某种意义上说比屏蔽更重要。
##### 2. 电磁辐射低，EMI的天然优势
这是它与EMI排查最相关的一条。
一个单端信号，对地有个大电压摆幅（比如3.3V）。那个电流回路就像个小天线，一个劲儿地往外辐射。
差分信号就不一样了。V+和V-的摆幅都是350mV，方向正好相反。一根线往外发能量，另一根线往回拉能量。在空间里，它们的电磁场会相互抵消掉。
**实战小窍门**：你想想看，电流方向相反，空间磁场就大小相等、方向相反，叠加后的总电场和磁场趋近于零。这可不是理论推导，我在EMC实验室实测过，同样的数据速率，LVDS的辐射能量比单端TTL/CMOS信号能低20dB以上。
##### 3. 更低的功耗和更低的电压
LVDS的恒流源驱动，电流只有3.5mA。相比之下，传统的RS-422或者TTL那些动不动上百毫安的驱动电流，简直就是电老虎。
低电压、低电流，直接带来的就是芯片发热少、板卡电源压力小。这在寸土寸金的显示模组里，优势太明显了。
下面是LVDS差分信号跟传统单端信号在几个关键指标上的对比。
| 对比项 | 单端信号 (如TTL/CMOS) | 差分信号 (LVDS) |
| :--- | :--- | :--- |
| 电压摆幅 | 3.3V / 5V (大幅值) | 350mV (小幅值) |
| 功耗 | 高 (C × V² × f 中V很高) | 低 (C × V² × f 中V很低) |
| EMI辐射 | 严重 | 极低 (对消原理) |
| 抗共模干扰 | 差 (对地噪声敏感) | 强 (共模抑制) |
| 走线数量 | 1根信号 + 1根地 (或返回路径) | 2根 (P/N对) |
| 驱动方式 | 电压驱动 | 电流驱动 |
#### 差分信号传输的物理基础
我看到有些方案商，纯粹是为了省事，把LVDS的差分对走成了平行线，间距也完全随意。这样做，传输线的特性阻抗就乱了，差模转共模，不出EMI问题才怪。好的差分设计，必须保证 **等长、等距、同层、同参考平面**。
下面这张图，我画的是差分信号的基本传输模型，帮助你理解物理层面是如何工作的。
你看这图，发送端产生一对大小相等、方向相反的电流信号，沿着两根紧耦合的线跑。到了接收端，有个100Ω的匹配电阻，把电流转为电压，接收器取两端的差值。
关键在于：在信号的任何一点，V+线上的电流引起的磁场，恰好被V-线上反向电流的磁场抵消掉。这就是所谓的 **磁通对消**。
我曾经在布局时为了绕过几个过孔，把差分对搞成了长短不一。结果在30cm的线上，长度差了将近5mm。频点一上去，共模分量就高得吓人，EMI测试直接Fail。记住：等长是差分设计的第一条军规。
#### 实战中如何利用差分信号优势
在这些理论基础上，我们在做显示链路的Layout时，有几条铁律必须遵守：
1. **耦合要紧**：差分对的两根线之间的距离要恒定，且尽量靠近。那种为了美观分开走的做法，会让它们失去耦合，变成两根独立的微带线，抗干扰和低辐射的优势就全没了。
2. **线宽控制**：通过调整线宽、线距和到参考层的距离，计算出100Ω的差分阻抗。我推荐使用SI软件仿真一下，别靠经验瞎蒙。
3. **远离干扰源**：虽然LVDS抗干扰能力强，但别拿它跟大功率DC-DC的电感靠太近。保持“物理隔离”总没错。
如果能把这几项做好了，你的LVDS链路在EMI方面已经成功了一大半。
#### 总结一下差分信号的优势
说回差分的优势，其实归结起来就这么几点：
- **抗干扰能力极强**，因为共模抑制是刻在它的DNA里的。
- **自身辐射低**，天生就是个“乖孩子”，不需要太多额外的屏蔽措施。
- **功耗低**，适合现在这个追求省电和低发热的时代。
- **速率高**，能轻松满足1080p甚至4K分辨率的数据传输。
搞清了这些电气特性，后面我们再聊EMI问题的根因，你就有了工具去理解它、定位它。后面的排查手段，基本都是围绕着 **保持差分信号的“完美性”** 来展开的。破坏了它的对称性，打破了它的阻抗匹配，那静电、辐射、噪声就全找上门了。