1. LVDS基础概念与工作原理
咱们做显示链路EMI排查，第一个绕不开的东西就是LVDS。说白了，它是一种高速差分信号传输标准，专门用来在PCB走线、排线或者线缆上把视频数据从主控搬到显示屏。很多老工程师听到LVDS第一反应是“低电压差分信号”，其实全称应该是Low-Voltage Differential Signaling。
我刚开始接触显示项目时，总觉得LVDS跟TTL差不多。直到有一次产线上屏闪得厉害，拿示波器一测才发现——原来根本就没搞懂差分信号怎么工作的。从那以后，我就老老实实把LVDS从头梳理了一遍。
什么是LVDS？
LVDS是一种物理层接口标准（ANSI/TIA/EIA-644）。它靠两根线（一对差分对）来传输一个信号，电压摆幅只有350mV左右，典型共模电压1.2V。你想想看，这么小的摆幅，功耗自然低，速率还能做到几百Mbps甚至Gbps级。
在显示链路里，LVDS最常见的应用就是RGB数据、行场同步和时钟信号。通常一组LVDS通道包含4对数据线和1对时钟线，每对数据线在时钟的上升沿和下降沿都采样数据，所以一根差分对就能传7位数据。举个例子，单路6位色深的屏幕，一对时钟+四对数据就够了。
LVDS的工作原理
一句话讲清楚：发送端在两根线上产生极性相反的电流，接收端通过一个100Ω终端电阻检测电压差。当其中一根线比另一根线高350mV时，代表逻辑“1”；反过来代表逻辑“0”。
举个实际例子。假设我们接了一对线，分别叫P和N。发送器内部有一个3.5mA的恒流源，电流方向决定了哪根线电压高。电流从P流出，经电阻回到N，那么P端电压就比N端高350mV。这时候接收器看到的就是高电平。
| 参数 | LVDS | 传统单端（如TTL） |
|---|---|---|
| 电压摆幅 | 350mV | 3.3V / 5V |
| 功耗 | 低（~1mW/对） | 高 |
| 抗共模噪声 | 很强（差分抑制） | 弱 |
| 速率上限 | 可达1Gbps+ | 通常<200MHz |
| 信号线数 | 2根/通道 | 1根/位 |
LVDS差分信号的优势
为什么要用差分信号？这跟EMI有直接关系。
- 共模噪声抑制： 外界干扰同时加在两根线上，接收端只看差值，所以共模噪声被抵消。你在产线用示波器看差分对，两根线毛刺一模一样，但差分波形非常干净。
- 电磁辐射小： 因为两根线的电流方向始终相反，它们产生的磁场互相抵消。我测过同一块板上TTL时钟和LVDS时钟的辐射频谱，LVDS的峰值能低10~15dB。
- 功耗低： 3.5mA恒流源，就算跑1Gbps也比CMOS缓冲器省电得多。对便携设备来说，这优势很明显。
LVDS显示链路中的典型应用
在手机、平板、车载屏、工业显示器里，LVDS几乎是标配。典型的链路结构是这样：
- 主控SoC → FPD-Link或OpenLDI发送器 → 差分对走线 → 屏端接收器 → TCON。
- 有时会直接集成在SoC内部，比如瑞萨R-Car就内置了LVDS发送器。
- 数据格式一般是RGB 6位/8位、控制信号（HSync、VSync、DE）、像素时钟。
- 线束通常使用柔性排线（FFC）或者同轴线缆。
我记得一个很有意思的项目：客户用了一款4K屏，要求30位色深。常规单路LVDS带宽不够，必须用8对数据线+2对时钟线的双链路方案。结果因为排线串扰，画面上老是出现竖条纹。后来我们在发送端加了预加重，接收端调了均衡，才解决。你看——越高速的LVDS链路，对信号完整性和EMI的要求就越苛刻。
为什么要关注LVDS的EMI问题？
你可能觉得LVDS本身就低辐射，为什么还会有EMI问题？我刚开始也这么想。但实际项目中，LVDS链路往往是屏端辐射的主要贡献者。原因有三：
- 速率越来越高： 现在2K/4K屏的像素时钟都在几百兆赫，LVDS数据率超过1Gbps。谐波分量能窜到几GHz，容易超标。
- 线束天线效应： 排线或者线缆就是一根长天线。如果差分信号有共模分量（比如因为走线不对称），共模电流就会在线缆上产生辐射。
- 接地回路： 屏端和主板之间往往只有信号线和电源，缺乏低阻抗地回路。高频回流路径不完整，就会形成环路天线。
所以，要学好LVDS链路的EMI排查，你不能只是套用“差分走线要等长”这种教科书话术。你得理解它为什么能抗干扰，又是什么原因让它失效。后面的章节会逐一拆解这些问题——从源头滤波到排线屏蔽，再到接地设计，全是实战经验。
嗯，这一章就到这里。先把LVDS的基本盘吃透，后面分析EMI时才有底气。