2. LVDS 电气特性：差分信号、电压摆幅、共模电平
好，咱们直接切入正题。上一章聊了 LVDS 是干什么的，这一章咱们得把它通上电，看看信号在线上到底是怎么跑的。我当初刚接触 LVDS 时，觉得这东西不就是两根线拉一块儿嘛，能有多复杂？结果焊板子、抓波形，真踩了不少坑。
咱们今天重点就三个：差分信号、电压摆幅、共模电平。这三个听起来像是理论词，但调试时你示波器一夹，全看的这个。理解透彻了，排查问题会顺很多。
2.1 差分信号：为什么一定是两根线？
很多人上来就问：LVDS 为什么要两根线？我就传个 0 或 1 不行吗？
我用大白话解释：单端信号靠一根线对地量电压。地会被干扰的，你想想看，电机一转、电源一抖，地平面上的噪声全都耦合到信号上去了。
差分信号呢？一对线，一根传正向（P），一根传反向（N）。接收端看的是两根线之间的差：
Vdiff = V(P) – V(N)如果 P 比 N 高，就判为逻辑 1。如果 P 比 N 低，就是逻辑 0。噪声往往是共模的——同时加到两根线上，两边同时变高或变低。减完之后，差值是 0，干扰就这么被抵消掉了。我当年在车载项目里就吃过亏——GPS 模块用单端 UART，布线走了长线，结果一踩油门信号就乱。后来全换成 LVDS，那个消停。
核心结论：
- 差分信号抗共模干扰能力强
- 信号完整性更好，适合长距离 + 高速传输
- PCB 布局上两条线必须等长、等距、同层走
2.2 电压摆幅：小到只有 350 mV
LVDS 的电压摆幅有多小？标准是 250 mV 到 450 mV，典型值为 350 mV。
摆幅低有什么好处？
- 功耗低：电压变化范围小，驱动电路的电流只有 3.5 mA 左右
- EMI 小：压摆率（slew rate）小，高频能量辐射弱，电磁干扰更容易过
- 速度快：电压翻来翻去就那么一丁点，切换时间自然就快
我印象最深的一次——客户说测出来的眼图张不开，我一看示波器，接收端摆幅只有 180 mV。查了半天，发现驱动端 3.5 mA 是对的，但传输路径上多串了一颗 22 Ω 电阻，导致终端 100 Ω 分压没落到正确区间。你把那电阻短路掉，眼图立马打开。所以记得：摆幅太小或太大，优先查端接电阻。
下面这个表是几种常见 LVDS 标准的参数对比。做兼容设计时对照看，很有用。
| LVDS 标准 | 典型摆幅 (mV) | 驱动电流 (mA) | 终端电阻 (Ω) | 应用场景 |
|---|---|---|---|---|
| ANSI/TIA/EIA-644 | 350 | 3.5 | 100 | 通用 LVDS |
| LVDS 低摆幅 | 250 | 2.5 | 100 | 省电模式 |
| Sub-LVDS | 150 | 1.5 | 100 | 摄像头模组 |
| Scalable LVDS (SLVS) | 200 | 2.0 | 100 | 高速图像传感器 |
个人技巧：调试状态下手边常备两颗 49.9 Ω ±1% 的电阻。有些场景终端不在接收端板上，需要你在连接器附近补上这 100 Ω。直接焊 49.9 Ω × 2 到差分对之间，最稳。
2.3 共模电平：1.2V 不是随便定的
很多人只盯着差分摆幅，却忽略了共模电平。说白了，就是两根线对地的平均电压。
Vcm = ( V(P) + V(N) ) / 2按照标准，LVDS 的共模电平是 1.125V 到 1.375V，典型值是 1.2V。
为什么是 1.2V？
因为当时 CMOS 工艺的电源轨一般是 3.3V 或 2.5V。1.2V 刚好处在中间偏下的位置，既能保证接收端共模输入范围（0V – 2.4V）内，又留出了足够的摆幅空间，不至于碰到电源轨或地轨造成削波。
我之前有个项目，驱动 IC 用的是 3.3V 供电，但输出共模飘到了 1.6V。接收端 IC 标注最大共模 1.4V，结果信号直接削顶，误码率飙高。检查后发现，驱动端输出偏置电阻的配比分压不对。换上 1% 精度的电阻，共模才回到 1.25V。所以——共模超了范围，再干净的信号也会废。
严正警示：交流耦合（串电容）会把共模电平变掉。如果你用 AC 耦合，接收端必须自己恢复一个直流偏置，否则接收端共模范围不匹配，信号直接畸变。别问我怎么知道的——我曾经在一条 1080p 显示线上串了电容，折腾了两天才想起来补偏置。
2.4 一张图看懂 LVDS 电气特性
下面这张图把上面讲的内容串了一遍。看一次就清楚。
这张图把差分信号、电压摆幅、共模电平串在了一起。调试时你就盯着这三个维度去抓波形、看眼图，多数电气问题都能快速定位。我希望你把这幅图记在脑子里——比任何表格都好用。