LVDS技术概述：原理、特点与应用场景
大家好，今天我们正式进入《LVDS显示链路协议调试实战》的第一章。LVDS这词儿，做显示或者高速信号的人应该都不陌生。但说实话，很多人调了好几年LVDS接口，问起它到底怎么工作的，还是一头雾水。我这门课的目的，就是帮你把这些模糊的地方彻底理清。
先说说我自己的经历。早些年刚入行时，我调试一块工业液晶屏，信号线都焊好了，结果屏幕闪得跟迪斯科似的。折腾了两天，最后发现是LVDS差分对的走线长度差了3毫米。从那以后我就明白，想调好LVDS，光会接示波器没用，得先把它的底层逻辑吃透。
什么是LVDS
LVDS，全称Low-Voltage Differential Signaling，低压差分信号。说白了，它是一种用很低的电压摆幅（大概350mV）在两个导线之间传输高速数字信号的技术。你想想看，传统单端信号从0V跳到3.3V，能量大、辐射强、还容易受干扰。LVDS呢，两根线互为参考，一正一反，噪声来了对两根线的影响几乎一样，接收端一减，噪声就被抵消了。
这玩意儿最早由美国国家半导体（NS）在90年代推出，初衷是解决高速并行总线的功耗和EMI问题。后来被ANSI/TIA/EIA-644标准化，一直用到现在。我在项目里常听到有人把LVDS和TTL混为一谈，其实完全是两码事——LVDS是差分、低摆幅、电流驱动的；TTL是单端、高摆幅、电压驱动的。
- 差分传输：两根线传一个信号，抗共模干扰强
- 低电压摆幅：典型350mV，功耗低
- 高速率：单通道可达数百Mbps～3.125Gbps
- 低EMI：摆幅小、信号对称，辐射远低于TTL
工作原理：电流环与差分接收
LVDS的驱动端其实就是一个恒流源（典型3.5mA），通过一个电阻（100Ω）在接收端形成电压差。电流方向决定逻辑“0”还是“1”。你想象一下：电流从正极流到负极，电阻两端产生+350mV，接收器判断为高电平；电流反过来，产生-350mV，判断为低电平。
为什么选3.5mA和100Ω？这不是拍脑袋定的。我建议你记住这个公式：Vdiff = I × R，3.5mA × 100Ω = 350mV。这个摆幅刚好够接收器可靠判断，又不会产生太大功耗。而且100Ω是双绞线的特征阻抗，容易做到阻抗匹配，减少反射。
嗯，这里要注意：终端电阻必须跨接在接收端的两根差分线上，不能少，也不能错。我曾经在产线上看到一个板子，终端电阻放到了驱动端——结果信号反射得像波浪一样，眼图全糊了。这是个非常经典的坑。
关键电气参数对照表
| 参数 | 典型值 | 说明 |
|---|---|---|
| 差分输出电压 | ±350 mV | 摆幅小，功耗低 |
| 共模电压 | 1.2 V | 以地为参考，对接收器直流偏置 |
| 驱动电流 | 3.5 mA | 恒流源输出 |
| 终端电阻 | 100 Ω | 必须靠近接收端放置 |
| 传输速率 | ～1 Gbps (典型) | 扩展可达3.125 Gbps |
LVDS与常见接口的对比
你在项目中总会遇到接口选型问题。下面这张表我调了好几个项目才总结出来，可以帮助你快速决策。
| 特性 | LVDS | TTL / CMOS | RS-422 | CML |
|---|---|---|---|---|
| 信号类型 | 差分 | 单端 | 差分 | 差分 |
| 摆幅 | 350 mV | 3.3 V / 1.8 V | 2 V | 400 mV |
| 最大速率 | > 1 Gbps | < 200 Mbps | < 10 Mbps | > 10 Gbps |
| 功耗 | 低 | 高 | 中 | 高 |
| 典型应用 | 显示接口、背板 | 低速控制 | 工业长线 | 光纤通信 |
你看，LVDS在速度和功耗之间取得了很好的平衡。这也是为什么它在液晶显示、摄像头模块、FPGA到SerDes桥接这些场景里大行其道。
LVDS在显示链路中的典型架构
为了让你有个直观印象，我画了一张链路流程图。它展示了从GPU到液晶面板的完整LVDS信号通路。
主流应用场景
我不打算给你列一堆高大上的行业术语，直接说几个我实际接触过的场景吧。
- 笔记本电脑显示屏：eDP（嵌入式DisplayPort）虽然已经普及，但很多中低端机型内部仍然沿用LVDS接口。我记得有一次修一个旧款联想，屏线坏了，换线后还是黑屏，最后发现是20pin的LVDS线序定义和主板上不一致——这种坑你一定要注意。
- 工业HMI与医疗仪器：这两个领域对EMI和可靠性要求极高。LVDS的低辐射特性和差分抗扰能力让它成为首选。我之前做超声设备时，整个显示链路从FPGA到TFT屏全部用LVDS，通过了医疗EMC认证，毫无压力。
- 摄像头模组：手机、安防摄像头里的MIPI D-PHY本质上也是LVDS的变体。你想想看，摄像头每秒传几十帧高清图像，信号速率动不动就是800Mbps以上，不用LVDS根本扛不住。
- FPGA间通信：很多FPGA芯片内部集成了LVDS IO，可以用来在板级连接两个FPGA做高速数据交换。我在一个雷达信号处理板里，用了16对LVDS在FPGA之间传PECL转换后的数据，眼图非常干净。
我曾经在一个项目中把LVDS发送器输出直接接到了50Ω的示波器探头——忘了加100Ω终端电阻，结果看到的波形只有正常振幅的一半。调了两天才发现是探头负载效应。记住：测量LVDS信号时，必须用差分探头或者加匹配电阻。
为什么你需要理解LVDS
可能有人会问：现在都流行MIPI、HDMI、DisplayPort了，学LVDS是不是过时了？我的回答是，不会。LVDS是所有高速差分信令的鼻祖。掌握了它的阻抗匹配、终端策略、共模抑制原理，你再去看PCIe、USB3.0、SerDes，会发现很多地方是相通的。基本功扎实了，新接口上手快得多。
而且在实际调试工作中，有大量遗产设备和工业屏幕仍然在用LVDS。你打开一台示波器、频谱仪、或者老款医疗显示器，里面大概率还是LVDS。学会它，你就有能力维修、换屏、甚至自己设计替代链路。