2. LVDS信号电气特性：差分信号定义、电压摆幅、共模电压范围

2.1 差分信号到底是个啥？

说实话，很多刚入行的工程师会觉得差分信号很玄乎。其实说白了，就是用两根线传一个信号。

两根线上电平相反，一根走高，另一根就走低。接收端看的是它们之间的差值。我刚开始做LVDS设计时，总习惯拿示波器去卡单根线的波形——后来发现根本没意义。你得看两根线的差值，那才是真正的信号。

标准LVDS，发送端输出电流约3.5mA，经过100Ω终端电阻，产生350mV的差分电压摆幅。注意，这不是单端的电压，是正负线之间的差值。

这里有个坑，我踩过好几次——终端电阻必须紧贴接收端引脚，中间不能有过孔或者长走线。否则回波会把眼图搞得一塌糊涂。

2.2 电压摆幅：不是越大越好

你可能会想，摆幅大一点抗干扰能力更强。没错，在一定范围内是这样。但LVDS的设计理念是低功耗、低EMI。

我记得有一款消费类产品，客户非要把LVDS摆幅调到500mV以上，说这样更“可靠”。结果EMI测试超标了10dB。换个思路想：摆幅越大，边沿变化率越快，高频分量就越丰富，辐射自然就上去了。

电压摆幅的直接表现是差分信号的眼图高度。你可以看看下面这个典型逻辑结构，就明白了。

2.3 共模电压范围：小心AC耦合陷阱

LVDS对共模电平是有要求的。标准规定接收端能忍受的共模范围是0~2.4V（对于3.3V供电系统），但输出共模通常在1.125~1.375V之间。

为什么关心这个？AC耦合时，隔直电容会把共模电压重置到0。如果接收端没有共模偏置电路，信号直接就淹没了，连门限都达不到。

共模电压的变化还会影响EMI。共模电流是天线辐射的主要来源。差分信号理论上共模是稳定的，但实际PCB上两根线不可能完全对称，共模就会波动。

2.4 一个实用的参数对照表

我平时做设计时，喜欢把各种LVDS变种的电气特性列在一张表里。这样选型非常快。

2.5 设计时要记住的几个点

• 差分阻抗一定要控制——100Ω差分阻抗，对应单端约50Ω。走线宽度和间距要根据叠层计算好。
• 等长 ≠ 无需考虑串扰——等长只是解决时序问题，两根线间距太近，互容会吃掉高频分量。
• 共模扼流圈是EMI的最后一根稻草——如果板级布线已经尽力了，再加共模扼流圈往往能压低3~5dB。
• 别忽略参考平面——差分线下方必须有连续的GND或VCC参考面，否则阻抗不连续会产生共模辐射。