VIP20
本课程属于：025-UCIe Die-to-Die互连调试 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

UCIe高速PCB设计调试要点详解与案例

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
UCIe标准概述
UCIe协议演进 · 物理层关键参数 · 应用场景
UCIe标准概述
02
UCIe PCB材料选择
高速材料特性 · Dk/Df影响 · 材料选型指南
UCIePCB
03
层叠结构设计
对称层叠原则 · 参考平面 · 层间间距优化
层叠结构设计对称层叠原则
04
阻抗控制要点
单端与差分阻抗目标 · 制造公差 · 阻抗计算工具
阻抗控制要点单端
05
差分信号设计
UCIe差分对布线规则 · 等长补偿 · 共模噪声抑制
差分信号设计UCIe
06
串扰分析与抑制
近端串扰 · 远端串扰 · 布线间距策略
串扰分析抑制
07
过孔设计优化
过孔残桩 · 过孔阻抗 · 背钻工艺
过孔设计优化过孔残桩
08
电源完整性基础
PDN设计 · 去耦电容布局 · 电源噪声
电源完整性基础PDN
09
信号完整性仿真
S参数提取 · 眼图分析 · 通道建模
信号完整性仿真S参数提取
10
时钟与同步设计
UCIe参考时钟 · 抖动要求 · 时钟树
时钟同步设计
11
功耗与热管理
热仿真 · 散热设计 · 功耗预算
功耗热管理
12
布局规则与约束
器件放置 · 信号分组 · 网络分类
布局规则约束
13
布线策略
走线方向 · 层分配 · 回流路径
布线策略走线方向
14
测试点与调试接口
测试点布局 · JTAG/SMBus · 调试端口
测试点调试接口
15
DFT/DFM考虑
可测试性设计 · 可制造性规则
DFT/DFM考虑
16
UCIe PHY层调试
眼图测量 · 误码率测试 · 链路训练
UCIePHY
17
电气参数测试
TDR/TDT · 阻抗测量 · 损耗测量
电气参数测试TDR/TDT
18
噪声与干扰调试
EMI排查 · 电源噪声注入 · 地弹噪声
噪声干扰调试
19
时序调试
Setup/Hold时间 · 飞行时间 · 通道延迟匹配
时序调试Setup/Hold
20
常见故障案例1
阻抗失配导致眼图闭合
常见故障案例1阻抗失配导致眼图…
21
常见故障案例2
串扰过大引起误码
常见故障案例2串扰过大引起误码
22
常见故障案例3
电源噪声导致PLL失锁
常见故障案例3PLL
23
常见故障案例4
过孔残桩引起谐振
常见故障案例4过孔残桩引起谐振
24
常见故障案例5
参考平面断裂恶化SI
常见故障案例5SI
25
UCIe板间互连设计
连接器选择 · 过渡区优化
UCIe板间互连设计
26
多芯片封装中的UCIe
基板设计 · 裸片到裸片
UCIe多芯片封装
27
高速PCB设计工具实战
Allegro/AD操作技巧
PCB高速
28
仿真工具应用
HFSS/ADS/SIwave仿真流…
仿真工具应用HFSS/ADS/SIw…
29
调试仪器使用
示波器 · VNA · BERT操作要点
调试仪器使用示波器
30
设计审查清单
UCIe设计规则检查 · 协同评审
设计审查清单UCIe