链路频率基础：PCIe与UCIe频率关系、NRZ与PAM4调制下的频率特性
好，我们直接进入正题。我个人习惯，讲频率之前，先搞清楚一件事：UCIe 和 PCIe 到底怎么“联姻”的？
很多人以为 UCIe 是凭空冒出来的新协议。其实你仔细看它的物理层，就会发现大量 PCIe 的影子。UCIe 在设计之初就定了一个目标——我要兼容现有的 PCIe 生态。
这个目标直接决定了它的频率是怎么设计和工作的。
PCIe 与 UCIe：一对“同源异构”的兄弟
咱们先看一张最基础的对应关系表。我当年第一次看这个表的时候，心里想的是：这不就是把 PCIe 的物理层拿过来改了一下吗？
| 协议版本 | 信号调制 | 每 Lane 数据速率 | UCIe 对应关系 |
|---|---|---|---|
| PCIe 3.0 | NRZ | 8 GT/s | UCIe 标准封装基础版 |
| PCIe 4.0 | NRZ | 16 GT/s | UCIe 先进封装高带宽版 |
| PCIe 5.0 | NRZ | 32 GT/s | UCIe 扩展频率上限 |
| PCIe 6.0 | PAM4 | 64 GT/s | UCIe 未来演进方向 |
这里的关键点是什么？UCIe 的第一代物理层就是直接复用 PCIe 的电气层。我用 PCIe 3.0/4.0 的 SerDes，稍微改一下协议栈，就能跑 UCIe。
但别看它们频率数字一样，实际的链路环境和均衡策略完全不同。我在做一个 chiplet 互联项目时，遇到过一个大坑：同样的 16 GT/s 速率，PCIe 的链路跑得稳稳当当，换到 UCIe 就出误码。
为什么会这样？
根本原因在于，PCIe 是板级互联，链路长度通常是几英寸到十几英寸。而 UCIe 是封装内互联，链路长度只有几毫米。长度不同，信道衰减特性完全不同，均衡参数怎么可能一样？
核心结论：UCIe 和 PCIe 在频率数值上可复用，但均衡系数必须重新调优。别偷懒，直接照搬 PCIe 的参数会出问题。
NRZ 调制下的频率特性：简单但“脆弱”
我们先讲 NRZ，也叫 2-PAM。说白了就是两个电压电平：一个表示 1，一个表示 0。
NRZ 的优点是它简单。每个符号周期传输 1 bit。你收到的信号，要么高，要么低。判断起来很容易，对接收器的线性度要求也不高。
但是，它有明显的弱点——对信道损耗敏感。
为什么？
我们回想一下信号完整性的基础：信道是一个低通滤波器。频率越高，衰减越大。在 NRZ 调制下，数据速率 NRZ = 1/T (T 是单位间隔 UI)，信号的基频频率是数据速率的一半。
换句话说，32 GT/s 的 NRZ 信号，它的主要频率成分在 16 GHz 附近。这个频率下的信道插损，可能已经衰减了 -15 dB 甚至 -20 dB。你想想，信号送过去，先被削掉一大截，再叠加上串扰和反射，接收端的眼图还能睁开吗？
我几年前调试过一个 32 GT/s 的 NRZ 链路。信道长度只有 8 mm，但因为用的是标准封装基板，介质损耗严重。我把发送端的去加重从 -3 dB 调到 -6 dB，接收端的 CTLE 增益从 6 dB 调到 12 dB，才让眼高从 40 mV 拉到 120 mV。
个人实践建议：NRZ 链路调优，优先关注发送端的去加重（De-emphasis）和接收端的 CTLE。这两拳打好了，眼图基本就开了。
PAM4 调制下的频率特性：复杂但“高效”
接下来咱们看 PAM4。这个调制方式把 NRZ 的 2 个电平扩展到了 4 个电平：00、01、10、11。一个符号周期能传 2 bit。
这意味着什么？
同样跑 32 GT/s 的波特率，PAM4 的实际数据速率是 64 Gb/s。但它的信号基频只有 8 GHz——比 NRZ 的 16 GHz 低了一半。
低频意味着能跑更远的距离？没错。但代价呢？
信号幅度小了，噪声裕量小了。
NRZ 的两个电平之间，电压差是 ΔV。PAM4 的四个电平之间，相邻电平的电压差只有 ΔV/3。你想想看，同样的噪声幅度，对 NRZ 可能只是轻微抖动，对 PAM4 可能就是误码。
举个例子，我曾经调过一个 64 GT/s 的 PAM4 链路。眼图虽然睁开了，但每个“小眼”的高度只有 30 mV 左右，而噪声峰峰值却有 15 mV。这意味着信号裕量只有 15 mV——稍微有点温度漂移或电压波动，误码率就往上飙。
避坑指南：PAM4 链路调优，不能只看“眼图画出来了”。必须盯着 FEC（前向纠错）的纠错码率和误码率曲线。PAM4 对噪声的容忍度很低，这点一定要给系统留足裕量。
NRZ 与 PAM4 的均衡策略差异
调优的本质，是对信道损伤做反向补偿。NRZ 和 PAM4 的损伤机制不同，均衡策略自然不同。
- NRZ 均衡核心：补偿高频损耗。以去加重 + CTLE 为主，DFE 为辅。因为 NRZ 的码间干扰（ISI）主要来自高频分量被过度衰减。
- PAM4 均衡核心：管理非线性失真和噪声。因为 PAM4 有 3 个眼图，每个 "小眼" 的线性度和对称性都很重要。除了 CTLE 和 DFE，还需要用发射端的三阶预加重（FFE）和接收端的非线性均衡器（如 Volterra 均衡器）。
我记得有一个项目，UCIe 链路线上的工程师按 NRZ 的老办法调 PAM4，结果把发送端的去加重打满了，接收端眼图反而更差。我过去一看，问题出在预加重把相邻电平推过了头，导致三个眼图高度不一致，中间那个眼几乎闭合了。
嗯，这里要注意：PAM4 的均衡需要关注“眼图均衡性”。不仅每个小眼要睁开，三个小眼的高度、宽度还要尽量一致。
频率选择的现实博弈
所以，说到底，UCIe 链路选多少频率，选 NRZ 还是 PAM4，并不是完全由带宽需求决定。实际的考量是：
| 维度 | 低频 NRZ（8-16 GT/s） | 中频 NRZ（32 GT/s） | 高频 PAM4（32+ GT/s） |
|---|---|---|---|
| 链路损耗容忍度 | 高（可长距离） | 中 | 低（受限于噪声裕量） |
| 均衡复杂度 | 低 | 中 | 高 |
| 功耗 | 低 | 中 | 高（SerDes + 均衡器功耗大） |
| Pin 带宽效率 | 低 | 中 | 高（每 Pin 带宽翻倍） |
我个人选型时有一条经验：在封装内互联场景下，只要信道插损允许，优先用 NRZ。因为简单的均衡方案意味着更快的收敛时间、更低的功耗、更强的鲁棒性。只有当带宽需求实在压不住，才考虑切到 PAM4。
好了，这一章咱们把频率的基础、NRZ 和 PAM4 的差异讲透了。下一层内容，我会带你们看均衡参数的具体结构——CTLE 的零点极点怎么设，DFE 的 tap 系数怎么收敛。咱们到时候接着聊。