1. UCIe 概述
大家好，我是你们这门课的老朋友。今天咱们聊聊 UCIe，也就是 Universal Chiplet Interconnect Express。这个名字听着挺长，说白了就是给芯粒之间连线的标准。我入行那会儿，芯片还是一整块大 die，现在不一样了，设计越来越复杂，大家开始把大芯片切成小芯粒，再用高速接口连起来。UCIe 就是干这个活的——它定义了芯粒之间怎么说话、用多快速度、怎么保证数据不出错。
1.1 UCIe 标准背景
为什么要有 UCIe？因为之前市场上缺一个统一的芯粒互联标准。各家用自己的私有协议，比如英特尔的 AIB、台积电的 LIPINCON，还有各种 MIPI、PCIe 改版。结果就是不同厂商的芯粒很难互连，生态没法做大。
2022 年，英特尔牵头，联合 AMD、Arm、Google、Meta、微软、台积电等大厂，成立了 UCIe 联盟。目标很明确——搞一个开放、可互操作的芯粒互联标准。到 2024 年，UCIe 1.1 版本已经推出，支持更高的带宽和更灵活的封装。
关键点：UCIe 覆盖从封装到协议的全栈，物理层、协议层、软件层都有定义。我们今天重点讲物理层，因为频域均衡参数调优这事，根子就在物理层的模拟电路里。
我个人习惯把 UCIe 比作芯片界的 USB-C。USB-C 统一了外设接口，UCIe 统一了芯粒互联。你想想看，如果每个 USB 设备都要配专属线缆，那是多麻烦的事。UCIe 就是那条通用的“线缆”——但它不是物理线，而是在封装基板或中介层上的微带线或共面波导。
| 特性 | UCIe 1.0 | UCIe 1.1 |
|---|---|---|
| 最大数据速率 | 16 GT/s 每差分对 | 24 GT/s 每差分对 |
| 支持的封装 | 标准封装、先进封装 | 新增光纤互联选项 |
| 均衡方式 | CTLE + DFE | 增加 FFE 支持 |
📌 我在项目中遇到过用 UCIe 1.0 叠 16 个芯粒的场景。当时每对差分线跑到 16 GT/s，信号质量基本合格，但留的裕量不大。后来换到 1.1，速率提到 24 GT/s，才发现原来的均衡参数根本不够用。所以这门课讲的东西，就是解决这种高速下的信号完整性问题。
1.2 物理层架构
UCIe 物理层（PHY）分两大块：发射端（TX）和接收端（RX）。中间是信道——可能是几毫米到几十毫米的封装走线。TX 负责把并行数据串行化、加均衡、驱动出去；RX 负责接收、均衡、时钟恢复、解串。
PHY 内部还有几个关键模块：
- 串行化/解串器：负责并行到串行、串行到并行的转换。UCIe 每个 Lane 通常是 16 位或 32 位并行。
- 时钟架构：嵌入式时钟或前向时钟。我见过的多数设计是嵌入式，利用 CDR 从数据流中恢复时钟。
- 均衡电路：就是这门课的主角。TX 侧用 FFE（前馈均衡），RX 侧用 CTLE（连续时间线性均衡）和 DFE（判决反馈均衡）。
- 训练序列：链路初始化时，TX 和 RX 互相试探，协商均衡系数。这个训练过程就是咱们调优参数的基础。
⚠️ 注意：UCIe 物理层并不是 DIE 的边界，它只负责到封装焊盘端。如果用了先进封装（比如硅中介层），信道损耗可以很低；如果是标准封装，信道损耗会大很多。我曾经在标准封装上调试 24 GT/s 链路，信道损耗接近 25 dB，均衡参数稍微偏一点就出误码。
1.3 频域均衡概念引入
咱们老说“均衡”，到底均衡什么东西？一句话：信道就像一个低通滤波器，高频成分衰减得厉害。信号从 TX 出发时是一个干净的方波，到了 RX 就变成圆滚滚的、甚至前后符号串扰的波形。
均衡就是补偿信道的高频衰减。传统做法是在时域做：比如 DFE 用之前的判决结果去推后一个 bit 的串扰。但时域均衡有三个痛点：
- 收敛慢，尤其是信道特性变化时。
- 对长尾串扰（post-cursor 很长）效果差。
- 适应不了多抽头信道。
频域均衡就不一样了。它把接收到的信号转换到频域，直接对每个频率分量做加权补偿。比如信道在 10 GHz 衰减了 10 dB，我就把 10 GHz 的分量放大 10 dB。听起来很直觉对吧？
核心区别：时域均衡是对时间轴上的采样点做处理；频域均衡是对频谱做处理。UCIe 的 CTLE 本质上就是一个模拟频域均衡器——它的传输函数 H(f) 在高频有 peaking，用来抵消信道的低通特性。
但是纯模拟的 CTLE 精度有限，而且受 PVT 影响大。所以现在高速设计中，很多会引入数字频域均衡（DFE 的频域变种），或者用 FFE 在 TX 侧做频域预补偿。UCIe 1.1 增加的 FFE 支持，说白了就是允许在发送端做频域整形。
举个例子，我去年调一个 32 GT/s 的链路，CTLE 的 peaking 放到 14 dB，DFE 两抽头。结果眼图张开度只有 25%。后来改成 TX 侧加两抽头 FFE，配合 RX 侧 CTLE 降到 8 dB，眼图一下跳到 55%。这就是频域均衡的力量——它把 RX 的负担分担给了 TX，信号质量更好，功耗也更均衡。
🔧 避坑指南：我曾经把 CTLE 的 peaking 调得太高，结果高频噪声也被放大了，眼图反而变差。调均衡像做菜——盐放太多也会齁。频域均衡不是越大越好，要根据信道特性找到最优折中。
后面几节我们会深入讲 CTLE、FFE、DFE 各自的频域特性，以及它们如何协作。但今天你至少记住了两件事：第一，UCIe 物理层有 TX 均衡（FFE）和 RX 均衡（CTLE + DFE）；第二，频域均衡的核心就是用滤波器的频率响应去补偿信道衰减。把这个概念吃透，后面调参数才能有的放矢。