VIP20
本课程属于：024-DDR内存控制器Bring-up 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

DDR读写命令时序配置与波形验证

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
DDR技术概述
从SDRAM到DDR5的演进
DDR技术概述
02
DDR控制器与PHY架构简介
DDR控制器与PHY架构简介 · 核心概念 · 实践要点
DDRPHY
03
DDR时序参数基本概念
时钟 · 命令 · 数据
DDR时序参数基本概念
04
DDR初始化流程与MR寄存器配置
DDR初始化流程与MR寄存器配置 · 核心概念 · 实践要点
DDRMR
05
DDR时序参数读取
通过SPD与寄存器获取
DDR时序参数读取
06
DDR时钟时序
CL · CWL · tCK等
DDR时钟时序
07
写数据时序
tDQSS · tDSS · tDSH等
写数据时序tDQSS
08
读数据时序
tDQSCK · tDQSQ · tQH等
读数据时序tDQSCK
09
命令时序
tRCD · tRP · tRAS
命令时序tRCD
10
刷新时序
tRFC · tREFI
刷新时序tRFC
11
预充电与激活时序
预充电与激活时序 · 核心概念 · 实践要点
预充电激活时序
12
ODT（片上端接）时序设置
ODT（片上端接）时序设置 · 核心概念 · 实践要点
ODT片上端接
13
ZQ校准与阻抗匹配
ZQ校准与阻抗匹配 · 核心概念 · 实践要点
ZQ校准
14
写均衡（Write Leveling）与读均衡（Read Leveling）
写均衡（Write Leveling）与… · 核心概念 · 实践要点
WriteLeveling
15
DQS门控（DQS Gating）与门限调整
DQS门控（DQS Gating）与门限… · 核心概念 · 实践要点
DQSGating
16
命令与地址信号时序分析
命令与地址信号时序分析 · 核心概念 · 实践要点
命令地址信号时序分析
17
时序预算（Timing Budget）与裕量分析
时序预算（Timing Budget）与… · 核心概念 · 实践要点
TimingBudget
18
信号完整性对时序的影响
信号完整性对时序的影响 · 核心概念 · 实践要点
信号完整性对时序…重点
19
仿真方法
IBIS模型与HSPICE
仿真方法IBIS
20
时序约束（SDC）编写基础
时序约束（SDC）编写基础 · 核心概念 · 实践要点
SDC时序约束
21
DDR时序仿真实战
设置激励
DDR时序仿真实战
22
DDR时序仿真实战
眼图分析与抖动
DDR时序仿真实战
23
实测调试
示波器抓取DDR波形
实测调试DDR
24
实测调试
逻辑分析仪分析协议
实测调试逻辑分析仪分析协…
25
常见时序问题
建立时间违例
常见时序问题建立时间违例
26
常见时序问题
保持时间违例
常见时序问题保持时间违例
27
常见时序问题
跨时钟域同步
常见时序问题跨时钟域同步
28
DDR频率与电压调节对时序的影响
DDR频率与电压调节对时序的影响 · 核心概念 · 实践要点
DDR频率
29
DDR时序优化策略
调整寄存器参数
DDR时序优化策略
30
DDR时序验证总结与案例实战
DDR时序验证总结与案例实战 · 核心概念 · 实践要点
DDR时序验证总结