VIP20
本课程属于：024-DDR内存控制器Bring-up 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

DDR内存PCB设计要点详解

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
DDR内存基础
DDR工作原理 · 信号类型与功能划分
DDR内存基础
02
DDR信号完整性概述
反射 · 串扰 · 衰减的基本概念
DDR信号完整性概述
03
PCB层叠设计
DDR信号的参考平面与层分配策略
PCB层叠设计
04
阻抗控制
单端阻抗 · 差分阻抗的计算与控制要点
阻抗控制单端阻抗
05
DDR拓扑结构
Fly-by拓扑vs T型拓扑 · 应用场景与优缺点
DDR拓扑结构
06
等长设计规则
地址/控制组 · 时钟组 · 数据组内的等长约束
等长设计规则地址
07
时延匹配
Skew控制与走线长度匹配的工程实践
时延匹配Skew
08
DDR时钟设计
Differential时钟走线 · 差分对等长与耦合要求
DDR时钟设计
09
DDR地址/控制信号布线
分组 · 间距 · 参考平面与回流路径
DDR地址
10
DDR数据信号布线
DQS与DQ的配对 · 组内等长 · Byte Group概念
DDR数据信号布线
11
ODT（片上终端）
ODT配置原理 · 不同DDR标准的ODT值选择
ODT片上终端
12
VREF设计
VREF电源的去耦 · 走线与噪声隔离
VREF设计
13
去耦电容网络
DDR电源的去耦电容布局 · 容值选择与摆放规则
去耦电容网络DDR
14
电源完整性
VDD/VDDQ/VPP供电设计 · PDN阻抗目标与仿真
电源完整性VDD/VDDQ/VPP
15
DDR read/write leveling
原理 · PCB设计中的注意事项
DDRread/write
16
DDR Layout Guidelines对照
JEDEC规范与厂商Layout N…
DDRLayout
17
DDR3 vs DDR4 vs DDR5 PCB设计差异
电压 · 速率 · 拓扑
DDR3vs
18
高速信号仿真基础
传输线模型 · S参数 · IBIS模型的应用
高速信号仿真基础传输线模型
19
DDR时序分析
设置与保持时间 · tDQSCK · tDS等关键参数
DDR时序分析
20
眼图测量与评估
眼高 · 眼宽 · 抖动对DDR设计的影响
眼图测量评估
21
DDR信号的回流路径设计
地平面连续性与过孔布局
DDR信号的回流路径设…
22
过孔设计优化
过孔stub · via anti-pad · 背钻技术
过孔设计优化stub
23
DDR与FPGA/SoC的连接
BGA扇出 · pin map与走线策略
DDRFPGA/SoC
24
DDR4中的Write CRC与CA Parity
PCB设计对纠错的支持
DDR4Write
25
DDR Layout Review Checklist
设计规则核对清单
DDRLayout
26
DDR设计常见问题与调试
信号质量 · 时序违规 · 眼图闭合
DDR设计常见问题
27
DDR仿真工具实践
HyperLynx/SIwave/A…
DDR仿真工具实践
28
DDR测试验证
示波器测量 · TDR测试 · 误码率测试
DDR测试验证
29
DDR Layout实例分析
一个4层板DDR3设计案例
DDRLayout
30
DDR设计进阶
多Die封装 · RDIMM/LRDIMM的PCB设计…
DDR设计进阶