VIP20

本课程属于：024-DDR内存控制器Bring-up 高速接口与互连 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

DDR时序参数配置与稳定性收敛验证

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

DDR简介与时序基础

DDR发展史 · DDR与SDRAM区别 · 基本读写操作流程

DDR接口信号与时序要求

时钟（CK/CK#） · 地址 · 命令（RAS/CAS/WE）

DDR接口信号

DDR时序参数概览

JEDEC标准中主要时序参数族（tR… · tCL · tRP

DDR时序参数概览

DDR初始化与时序配置

上电初始化流程 · MRS命令 · 模式寄存器设置

时序参数tRCD详解

行地址到列地址延迟 · 对读写延迟的影响 · 如何根据频率计算tRCD设置

tRCD时序参数

时序参数tCL详解

CAS潜伏期的定义 · 与核心频率的关系 · 不同数据速率下的选择原则

tCL时序参数

时序参数tRP详解

行预充电时间 · 对读写周期的影响 · tRP与tRAS

tRP时序参数

时序参数tRAS与tRC

最小行激活时间 · 行周期时间 · 理解两者的数学关系及对带宽影响

时序参数tREFI与tRFC

刷新间隔时间 · 刷新命令时间 · 刷新对吞吐率的影响及优化技巧

时序参数tWR、tWTR、tRTW

写恢复时间 · 写转读延迟 · 读转写延迟

时序参数tCCD、tRRD、tFAW

列到列延时 · 行到行延时 · 四窗激活限制

DDR时序仿真基础

IBIS模型使用 · SPICE仿真设置 · 常用EDA工具（HyperLynx

DDR时序仿真基础

时序收敛概念

建立时间 · 保持时间 · 时序冗余

时序收敛概念建立时间

DDR接口外部时序约束

数据有效窗口（Data Valid… · 输出延时（Input/Output… · 建立保持时间定义

DDR接口外部时序约束

板级信号完整性对时序的影响

传输线效应 · 串扰 · 反射

板级信号完整性对…传输线效应

DDR时序参数调节方法

通过BIOS选项 · SPD EEPROM · 寄存器直接修改时序参数

DDR时序参数调节方法

频率与时序参数的关系

核心频率与I/O频率对应 · 数据速率翻倍 · 时序窗口缩小规律

频率时序参数的关系

DDR4/DDR5/LPDDR时序差异

主要参数变化 · VDD/VDDQ电压 · ODT机制

DDR4/DDR5/LP…时序差异

实战案例一

DDR3-1600时序参数设置与收敛…

实战案例一DDR3-1600

实战案例二

DDR4-3200时序参数调优——高…

实战案例二DDR4-3200

实战案例三

LPDDR4X低功耗时序优化——降低…

实战案例三LPDDR4X

时序参数余量测试

使用示波器测量写入/读取的建立保持时… · logical analyzer抓取…

时序参数余量测试使用示波器测量写…

时序收敛不良的常见原因

PCB走线不等长 · 电源纹波过大 · 温度变化引起延迟漂移

时序收敛不良的常…PCB

时序收敛调试流程

从仿真到实测 · 逐步定位根因 · 迭代调整参数

时序收敛调试流程从仿真到实测

使用EDA工具进行DDR时序仿真

HyperLynx DDRx Wiz… · Cadence Sigrity Sy… · Allegro PCB SI

DDR时序参数自动调优

机器学习回归预测 · 遗传算法搜索最优参数组

DDR时序参数自动调优

多通道DDR时序一致性

对称布线要求 · 多通道相位匹配 · 同步训练问题

温度与电压对时序的影响

温度补偿策略 · 动态电压调节（DVFS）下的时序重算

温度电压对时序的影响

DDR时序规格书解读

JEDEC标准文档（JESD79系列… · 厂商数据手册关键参数提取方法

DDR时序规格书解读

实战总结与常见问题FAQ

调试经验 · 避坑指南 · 典型波形异常分析

FAQ实战总结