信号完整性概述
做个简单的开场吧——信号完整性，英文叫 Signal Integrity，简称 SI。你可能会觉得它是个很玄乎的东西。其实说白了，就是看信号在传输路径上能不能保持它该有的样子。
我刚开始做高速数字设计那会儿，有个项目让我印象特别深。一块 4 层板的 DDR3 布板，仿真跑得妥妥的，结果板子贴上内存条，死活读不到数据。拿示波器一看，时钟边沿上的反射直接把逻辑电平给干翻了。从那天起，我就把 SI 放到了最前面。
什么是信号完整性
信号完整性就是确保信号从驱动端到达接收端时，幅度、时序、形状都没有严重走样。数字电路里我们只看 0 和 1，但实际走的是模拟波形。
- 幅度：信号摆幅不能低于接收器阈值
- 时序：信号到达时间要满足建立/保持窗口
- 形状：上升沿/下降沿不能过度畸变
三大要素只要有一个超标，数字系统就会出问题。轻则误码率上升，重则直接罢工。
为什么信号完整性重要
现在的芯片跑得越来越快，一个普通的 DDR4 数据速率都 3200 MT/s 了。信号的上升时间可能只有 100 ps 左右。这么短的边沿，走线只要超过几厘米，就必须按传输线来处理。
传输线是什么？就是你走线变成了一段天线。它会反射、会串扰、会辐射。
你想想看，一块板子上有几十上百根信号线。只要有一根线处理不好，整块板子可能就会报废。我在项目里见过一个惨案——就因为一条地址线没做端接，整根内存通道判死刑，改版费花了好几万。
所以，SI 不是可选优化，而是高速设计的硬门槛。你做 ODT (On-Die Termination) 配置，说白了就是为了控制信号完整性。没有 ODT，反射会把你信号打得一塌糊涂。
核心观点： 信号完整性是高速数字设计与低速逻辑之间的分水岭。不会处理 SI 的设计师，永远只能做低频玩具。
常见信号完整性问题
我们来挨个看看最常见的 SI 杀手。这些问题你几乎在每一个高速项目里都会碰到。
1. 反射
反射是因为阻抗不连续导致的。信号像水波一样，碰到石头就反弹。反弹回来的波形叠加到原始信号上，形成过冲、下冲、台阶。
怎么判断反射？看波形图：如果信号边沿后面跟着一个凸起或凹陷，大概率是反射。反射严重的信号可能误触发接收端。
- 过冲：电压超过 VDD 或低于 GND，容易击穿接收器
- 下冲：电压掉到 VIL 以下，造成逻辑错误
- 台阶：信号在中途停顿，破坏时序
我记得有一次调试 1.8V 的 LPDDR3，VDD 是 1.8V，因为反射导致过冲到 2.3V，直接把接收器烧了。从那之后我养成了习惯：每条高速线都必须仿真端接。
2. 串扰
串扰是相邻信号线之间的电磁耦合。一根线上跳变时，会在邻近线路上感应出噪声。串扰分两种：容性串扰和感性串扰。
| 串扰类型 | 产生原因 | 典型表现 |
|---|---|---|
| 容性串扰 | 平行线段间距太小，耦合电容大 | 同向信号使噪声同极性 |
| 感性串扰 | 电流变化引起互感 | 反向信号使噪声反极性 |
你如果看到一根静态线被旁边的跳变信号带出了毛刺，那就是串扰。我在一个 8 层板的 FPGA 项目上，因为一组数据总线距离过近，串扰导致 DDR 读取数据时 CRC 校验失败——改版拉开间距后解决。
避坑指南： 我曾经在 3W 规则（线间距 ≥ 3 倍线宽）上掉过坑。3W 只能控制 70% 的串扰，对于高速信号比如 10Gbps，间距至少要 5W，甚至要加地隔离。
3. 振铃
振铃也可以叫 ringing。它是反射和电路谐振共同作用的结果。信号边沿跳变后，在传输线上来回反射，形成衰减振荡。
振铃的危害在于：它可能在多个时钟周期后仍然有残留电压，干扰下一个数据位的判断。
怎么抑制振铃？最简单的方法就是加 ODT 或者源端串阻。我习惯在 DDR 信号线上使用 40Ω 的 ODT（ODT 值要根据阻抗匹配计算，不是随便选的）。
4. 地弹
地弹（Ground Bounce）是多个输出同时切换时，瞬间电流通过封装和走线电感产生的地电位浮动。地弹会使输出波形出现台阶甚至错误翻转。
特别是对于宽总线（比如 64 位 DDR），如果所有数据线同时从 0 变 1，地弹能把参考地抬到接近 1V。接收端看到的就是一个很窄的负脉冲。
解决方案：
- 增加去耦电容，降低瞬态阻抗
- 控制同时翻转的信号数量（比如分时驱动）
- 优化电源平面和地平面设计
5. 时序抖动
时序抖动就是信号的跳变边沿不在理想时刻到达。抖动来源包括电源噪声、串扰、热噪声等。抖动超阈值，建立/保持时间就崩了。
对于高速接口如 DDR5，总抖动预算可能只有几十皮秒。你每加一根 stub（分支 stub），每多一个过孔，都在吃抖动预算。
注意： ODT 配置不当也会引入额外的抖动。如果阻抗失配太大，反射路径上的多次反射会延迟信号稳定时间，等效于增加确定性抖动。
信号完整性问题的根源
我们画一张图看看这些问题是怎么串起来的。
信号完整性的设计方法论
处理 SI 问题，我总结了一个三步走的方法：
- 仿真先行：在 Layout 之前就跑仿真，确定走线阻抗、端接方式、堆叠方案。
我常用的工具有 HyperLynx、ADS、Ansys SIwave。 - 规则驱动 Layout：根据仿真结果设置电气约束，比如等长、间距、过孔数量。
- 验证闭环：Board 出来后一定要实测，特别是用 TDR 测阻抗，用眼图看质量。
我以前有个项目就是仿真漂亮、实物翻车，后来发现是厂家工艺偏差导致阻抗偏移了 10Ω。所以实测不能省。
个人经验： ODT 配置是我觉得最容易被忽视的 SI 优化手段。很多工程师在 DDR 布线上只关心走线长度和拓扑，却不知道正确的 ODT 值能让反射减少 50% 以上。本课程后面会详细讲 ODT 的选型与配置——这才是核心内容。
小结
这一章我们建立了信号完整性的整体认知。你知道了什么是 SI，为什么它如此重要，以及常见的五大问题：反射、串扰、振铃、地弹、抖动。这些问题不是孤立的，它们都源于阻抗、耦合或电源噪声，最终汇聚成系统失效。
后面的章节，我们会一头扎进 ODT 的世界——怎么算阻抗、怎么选 ODT 值、怎么在 Layout 中落实 ODT 配置。准备好了吗？