VIP20
本课程属于：022-DDR5信号完整性与仿真 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

DDR5 TDR阻抗测试与建模学习指南

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
DDR5内存技术概述
DDR5相比DDR4的演进 · 关键特性（速率 · 电压
DDR5内存技术概述
02
信号完整性基础概念
SI定义 · 反射 · 振铃
信号完整性基础概…SI
03
阻抗控制的重要性
特性阻抗对信号质量的影响 · DDR5阻抗目标值（单端40Ω · 差分80Ω等）
阻抗控制的重要性特性阻抗对信号质…
04
TDR基本原理
时域反射计工作原理 · 阶跃信号反射 · 阻抗计算（Z = Z0 × (1+ρ…
TDR基本原理
05
TDR测试设备介绍
主流TDR设备（Keysight D… · Tektronix 80E04等） · 带宽与上升时间选择
TDR测试设备介绍
06
TDR测试夹具与校准
夹具设计要点 · 开路/短路/负载校准 · 去嵌技术
TDR测试夹具
07
DDR5 PCB走线阻抗设计
微带线与带状线 · 参考层 · 线宽线距计算
DDR5PCB
08
阻抗目标值与公差
JEDEC标准对DDR5阻抗的要求 · 制造公差（±10%） · 实测偏差分析
阻抗目标值公差
09
TDR测试参数设置
采样点数 · 平均次数 · 时间窗
TDR测试参数设置
10
TDR波形解读
横轴（时间/距离）转换 · 纵轴（阻抗）刻度 · 典型波形特征（开路
TDR波形解读
11
阻抗不连续分析
过孔 · 焊盘 · 连接器
阻抗不连续分析过孔
12
过孔阻抗特性
过孔结构（反焊盘 · 孔径 · 残桩）
过孔阻抗特性过孔结构
13
连接器阻抗测试
DDR5 DIMM连接器 · 板对板连接器的TDR测试方法 · 夹具影响
连接器阻抗测试DDR5
14
封装阻抗建模
BGA封装 · C4 bump · RDL走线的阻抗提取
封装阻抗建模BGA
15
差分阻抗测试
差分TDR原理 · 共模与差模阻抗 · 差分对内的阻抗不均衡影响
差分阻抗测试TDR
16
TDR时域反射与频域转换
S参数提取 · 从TDR到S11的转换 · IBIS模型验证
TDR时域反射
17
建模方法概述
SPICE等效电路 · S参数黑盒 · RLGC模型
建模方法概述SPICE
18
基于TDR测量的模型提取
利用TDR曲线反推传输线参数 · 使用优化算法拟合
TDR基于
19
阻抗匹配网络设计
串联电阻 · RC端接 · AC/DC端接
阻抗匹配网络设计串联电阻
20
DDR5通道仿真
使用SPICE或EDA工具（Hype… · ADS）进行通道仿真 · TDR作为验证手段
DDR5通道仿真
21
眼图与阻抗关系
阻抗偏差如何影响眼图高度/宽度 · 实测眼图与TDR关联分析
眼图阻抗关系
22
噪声与串扰分析
阻抗不连续引起的反射噪声 · 相邻走线串扰对TDR曲线的影响
噪声串扰分析
23
温度对阻抗的影响
介电常数温漂 · 铜箔电阻温漂 · 高温下阻抗变化规律
温度对阻抗的影响介电常数温漂
24
高频损耗与阻抗
趋肤效应 · 介质损耗 · 表面粗糙度对高频阻抗的影响
高频损耗阻抗
25
高级TDR技术
多通道同时测量 · 差分TDR去嵌 · 频变阻抗提取
TDR高级
26
自动化TDR测试流程
脚本控制（Python+SCPI） · 数据解析 · 自动报告生成
TDR自动化
27
实测案例
DDR5模组阻抗测试
实测案例DDR5
28
仿真与实测相关性分析
使用HyperLynx/ADS仿真结… · 误差来源与校正
仿真实测相关性分析
29
常见问题与调试技巧
TDR过冲 · 校准漂移 · 夹具谐振
常见问题调试技巧
30
未来发展趋势
DDR6及更高速度下的阻抗挑战 · 嵌入式TDR · AI辅助建模
未来发展趋势DDR6