首页
›
高速接口与互连
›
022-DDR5信号完整性与仿真
›
《DDR5 Jitter分解实战:抖动定位与优化》
VIP20
本课程属于:022-DDR5信号完整性与仿真
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
DDR5 Jitter分解实战:抖动定位与优化
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
DDR5 Jitter概述与重要性
DDR5 Jitter概述与重要性 · 核心概念 · 实践要点
DDR5
Jitter
02
DDR5时序基础与抖动定义
DDR5时序基础与抖动定义 · 核心概念 · 实践要点
DDR5
时序基础
03
抖动分类
随机抖动与确定性抖动
抖动分类
随机抖动
04
确定性抖动细分
周期抖动 · 数据相关抖动 · 占空比失真等
确定性抖动细分
周期抖动
05
随机抖动来源与特性(高斯分布)
随机抖动来源与特性(高斯分布) · 核心概念 · 实践要点
随机抖动来源
特性
06
DDR5 Jitter分解方法论简介
DDR5 Jitter分解方法论简介 · 核心概念 · 实践要点
DDR5
Jitter
07
抖动测量仪器
示波器 · 实时示波器 · 采样示波器
抖动测量仪器
示波器
08
抖动分解工具
Keysight DCA · Tektronix DPO等常用软件
抖动分解工具
Keysight
09
抖动分解步骤总览
从采集到分解
抖动分解步骤总览
从采集到分解
10
数据采集与预处理
去趋势 · 去周期
数据采集
预处理
11
时间间隔误差(TIE)提取
时间间隔误差(TIE)提取 · 核心概念 · 实践要点
TIE
时间间隔误差
12
抖动频谱分析
FFT与周期图
抖动频谱分析
FFT
13
直方图与概率密度函数分析
直方图与概率密度函数分析 · 核心概念 · 实践要点
直方图
概率密度函数分析
14
双狄拉克(Dual Dirac)模型与总抖动
双狄拉克(Dual Dirac)模型与总… · 核心概念 · 实践要点
Dual
Dirac
15
抖动的分离
最小二乘拟合与Jitter分解算法
抖动的分离
Jitter
16
数据相关抖动(DDJ)分析
模式依赖与码间干扰
DDJ
数据相关抖动
17
周期抖动(PJ)识别与提取
正弦波拟合
PJ
周期抖动
18
占空比失真(DCD)量化
占空比失真(DCD)量化 · 核心概念 · 实践要点
DCD
占空比失真
19
串扰与电源噪声导致的抖动识别
串扰与电源噪声导致的抖动识别 · 核心概念 · 实践要点
串扰
电源噪声导致的抖…
20
DDR5特定的抖动挑战
高数据速率与低电压摆幅
DDR5
特定的抖动挑战
21
抖动预算与DDR5规范要求(JEDEC标准)
抖动预算与DDR5规范要求(JEDEC标… · 核心概念 · 实践要点
DDR5
JEDEC
22
抖动分解实战案例一
使用实时示波器进行基本抖动分解
抖动分解实战案例…
使用实时示波器进…
23
抖动分解实战案例二
使用BERT进行误码率与抖动关联
抖动分解实战案例…
BERT
24
抖动定位
从分解结果追踪根因(时钟源 · 电源 · PCB布局)
抖动定位
从分解结果追踪根…
25
时钟抖动优化
锁相环(PLL)设计与抖动传递
时钟抖动优化
PLL
26
电源完整性优化
去耦电容 · 电源纹波抑制
电源完整性优化
去耦电容
27
信号完整性优化
PCB走线 · 终端匹配 · 布线拓扑
信号完整性优化
PCB
28
抖动与误码率(BER)的关系
浴盆曲线与眼图
BER
抖动
29
抖动优化综合策略
仿真与实测结合
抖动优化综合策略
仿真
30
总结与未来趋势
DDR6与更高速率下的抖动挑战
未来趋势
DDR6
所属VIP或分类
同VIP:DDR5-DQ-DQS仿真案例与参数优化
同VIP:DDR5-Eye-Mask合规性仿真与调试技巧
同VIP:DDR5-ODT配置与仿真调优指南