首页
›
高速接口与互连
›
022-DDR5信号完整性与仿真
›
《DDR5 DQ DQS仿真案例与参数优化》
VIP20
本课程属于:022-DDR5信号完整性与仿真
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
DDR5 DQ DQS仿真案例与参数优化
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
DDR5概述
发展历程 · 关键特性对比DDR4
DDR5
发展历程
02
DQ与DQS信号定义
数据线与选通信号功能
DQ
DQS
03
DDR5 DQ/DQS电气特性
电压摆幅 · 上升/下降时间
DDR5
DQ/DQS
04
时序参数基础
tRCD · tCL · tRP等关键参数
时序参数基础
tRCD
05
仿真工具介绍
HSPICE · ADS · HyperLynx等
仿真工具介绍
HSPICE
06
仿真环境搭建
元件模型 · 激励源与负载设置
仿真环境搭建
元件模型
07
DQ总线仿真模型
传输线 · 驱动器 · 接收器建模
DQ
总线仿真模型
08
DQS差分信号仿真
差分对建模 · 共模噪声分析
DQS
差分信号仿真
09
眼图分析方法
眼图定义 · 模板与裕量评估
眼图分析方法
眼图定义
10
抖动分析
时钟抖动 · 数据抖动对DQ的影响
抖动分析
时钟抖动
11
通道建模
PCB走线 · 过孔 · 连接器特性
通道建模
PCB
12
串扰分析
DQ线间串扰及DQ-DQS串扰
串扰分析
DQ
13
反射与阻抗匹配
端接策略与阻抗控制
反射
阻抗匹配
14
信号完整性与时序裕量
建立时间 · 保持时间
信号完整性
时序裕量
15
仿真案例1
单根DQ信号传输眼图仿真
仿真案例1
DQ
16
仿真案例2
DQS差分对眼图与共模抑制
仿真案例2
DQS
17
仿真案例3
多条DQ同时翻转(SSO)效应
仿真案例3
DQ
18
参数优化1
驱动强度调整对信号质量的影响
参数优化1
驱动强度调整对信…
19
参数优化2
输出阻抗(ODT)配置优化
参数优化2
ODT
20
参数优化3
预加重与均衡技术应用
参数优化3
预加重
21
参数优化4
PCB走线长度匹配与时序调整
参数优化4
PCB
22
参数优化5
过孔优化与背钻以减少反射
参数优化5
过孔优化
23
参数优化6
电源去耦与噪声抑制策略
参数优化6
电源去耦
24
约束与规范
JEDEC DDR5标准要求
约束
规范
25
实际测试与仿真对比
VNA测试 · 时域反射计
实际测试
仿真对比
26
高级仿真
蒙特卡罗分析(工艺角 · 温度)
高级仿真
蒙特卡罗分析
27
高速设计最佳实践
布局布线建议与经验
高速设计最佳实践
布局布线建议
28
综合优化案例
DDR5内存条DQ/DQS通道优化
综合优化案例
DDR5
29
仿真报告撰写与结果分析方法
仿真报告撰写与结果分析方法 · 核心概念 · 实践要点
仿真报告撰写
结果分析方法
30
课程总结与未来发展趋势
课程总结与未来发展趋势 · 核心概念 · 实践要点
课程总结
未来发展趋势
所属VIP或分类
同VIP:DDR5-Eye-Mask合规性仿真与调试技巧
同VIP:DDR5-Jitter分解实战:抖动定位与优化
同VIP:DDR5-ODT配置与仿真调优指南