VIP20
本课程属于：022-DDR5信号完整性与仿真 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

DDR5写均衡训练建模与时序验证

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
DDR5基础架构概述
DDR5与DDR4的差异 · 通道架构 · Bank Group结构
DDR5基础架构概述
02
Write Leveling的概念与作用
为什么需要Write Levelin… · 时序补偿原理
WriteLeveling
03
Write Leveling与Read Leveling的区别
对称性与非对称性 · 训练流程对比
WriteLeveling
04
DDR5命令总线与数据总线时序
命令时序 · DQ/DQS信号关系
DDR5命令总线
05
Write Leveling的硬件实现原理
延迟线 · 相位插值器 · DLL结构
WriteLeveling
06
延迟锁定环(DLL)在Write Leveling中的作用
DLL的锁定过程 · 相位调整机制
DLLWrite
07
Write Leveling训练过程详解
初始阶段 · 调整阶段 · 锁定确认
WriteLeveling
08
初始校准与连续跟踪
上电初始化 · 动态更新 · 温度漂移补偿
初始校准连续跟踪
09
Write Leveling的时序参数（tWLO, tWLS等）
JEDEC定义 · 参数意义 · 裕量计算
WriteLeveling
10
JEDEC标准中的Write Leveling规范
标准条款 · 寄存器配置 · 时序图解读
JEDECWrite
11
写平衡（Write Equalization）与Write Leveling的关
功能协同 · 实现差异
WriteEqualization
12
Write Leveling的仿真模型概述
宏观模型与微观模型 · 建模层次
WriteLeveling
13
使用Verilog/SystemVerilog搭建DDR5控制器模型
接口定义 · 状态机设计 · 时序约束
Verilog/Syst…DDR5
14
写路径延迟建模
PCB走线延迟 · 片上延迟 · 随机抖动建模
写路径延迟建模PCB
15
时钟树与选通信号延迟建模
时钟分布网络 · DQS树 · 偏斜分析
时钟树选通信号延迟建模
16
仿真环境中实现Write Leveling算法
算法伪代码 · 仿真脚本编写 · 结果验证
WriteLeveling
17
使用MATLAB/Simulink进行系统级仿真
DDR5行为模型 · 参数化仿真 · 眼图分析
MATLAB/Simul…使用
18
基于SPICE的模拟仿真方法
晶体管级仿真 · 关键路径提取 · 瞬态分析
SPICE基于
19
仿真结果分析
眼图与时序裕量：眼图测量方法 · 裕量统计 · 蒙地卡罗分析
仿真结果分析眼图
20
常见仿真工具（Synopsys, Cadence, Mentor）介绍
工具特点 · 适用场景 · 最佳实践
SynopsysCadence
21
Write Leveling的测试与验证
测试向量设计 · 边界扫描 · 回环测试
WriteLeveling
22
逻辑分析仪与示波器测量技巧
探头选择 · 触发设置 · 信号眼图捕获
逻辑分析仪示波器测量技巧
23
实际硬件调试中的常见问题
锁定失败 · 时序冲突 · 噪声干扰
实际硬件调试常见问题
24
温度与电压变化对Write Leveling的影响
PVT变化 · 补偿策略 · 仿真覆盖
WriteLeveling
25
多通道DDR5系统中的Write Leveling
通道间同步 · 独立校准 · 一致性挑战
DDR5Write
26
Write Leveling与数据眼图的关系
眼图闭合原因 · Write Leveling对眼图的…
WriteLeveling
27
Write Leveling失败的原因及调试方法
仿真后分析 · 硬件调试案例 · 根因定位
WriteLeveling
28
DDR5 Write Leveling的功耗分析
动态功耗 · 静态功耗 · 优化方向
DDR5Write
29
Write Leveling与信号完整性
反射 · 串扰 · 阻抗匹配对校准的影响
WriteLeveling
30
未来DDR5/6标准的演进趋势
速度提升 · 新校准方法 · 自适应技术
DDR5/6未来