首页
›
高速接口与互连
›
022-DDR5信号完整性与仿真
›
《DDR5仿真调试案例:从眼图到合规》
VIP20
本课程属于:022-DDR5信号完整性与仿真
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
DDR5仿真调试案例:从眼图到合规
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
DDR5简介
发展历程 · 关键特性(速度 · 电压
DDR5
简介
02
DDR5信号完整性基础
传输线理论 · 反射 · 串扰
DDR5
信号完整性基础
03
眼图基本原理
眼图的形成 · 眼图参数(眼高 · 眼宽
眼图基本原理
眼图的形成
04
DDR5仿真工具介绍
常用EDA工具(如HyperLynx · ADS · Sigrity等)
DDR5
仿真工具介绍
05
DDR5 IBIS模型基础
IBIS模型结构 · 下载与使用
DDR5
IBIS
06
DDR5仿真环境搭建
PCB叠层设计 · 电源分配网络(PDN)
DDR5
仿真环境搭建
07
DDR5时序约束
建立时间 · 保持时间 · 时序裕量
DDR5
时序约束
08
写入眼图仿真
写操作波形分析
写入眼图仿真
写操作波形分析
09
读取眼图仿真
读操作波形分析
读取眼图仿真
读操作波形分析
10
眼图模板与掩码
DDR5掩码定义 · 如何判断眼图通过
眼图模板
掩码
11
抖动分析
随机抖动 · 确定性抖动 · 总抖动
抖动分析
随机抖动
12
串扰分析
近端串扰 · 远端串扰 · 对眼图的影响
串扰分析
近端串扰
13
符号间干扰(ISI)
码间干扰来源 · 消除方法
ISI
符号间干扰
14
均衡技术
CTLE · DFE在DDR5中的应用
均衡技术
CTLE
15
DDR5 ODT(片上端接)配置
ODT设置对信号质量的影响
DDR5
ODT
16
电源完整性仿真
VRM · 去耦电容 · PDN阻抗
电源完整性仿真
VRM
17
DDR5参考时钟
时钟抖动 · 时钟树分析
DDR5
参考时钟
18
仿真后处理
从波形到眼图生成步骤
仿真后处理
从波形到眼图生成…
19
自动化眼图测量脚本
使用Python或Tcl批量分析
自动化眼图测量脚…
Python
20
眼图合规性判据
JEDEC标准要求(如眼高>xx m…
眼图合规性判据
JEDEC
21
边界扫描与测试点
仿真中设置探测点注意事项
边界扫描
测试点
22
批量仿真与统计分析
Monte Carlo分析
批量仿真
统计分析
23
差分信号与DQ/DQS
差分眼图分析
DQ/DQS
差分信号
24
通道建模
S参数提取与使用
通道建模
S参数提取
25
仿真结果可视化
眼图 · 浴盆曲线 · 抖动谱
仿真结果可视化
眼图
26
常见仿真问题调试
收敛问题 · 模型错误 · 边界条件
常见仿真问题调试
收敛问题
27
DDR5写均衡(Write Leveling)仿真
DDR5写均衡(Write Leveli… · 核心概念 · 实践要点
DDR5
Write
28
DDR5读均衡(Read Leveling)仿真
DDR5读均衡(Read Levelin… · 核心概念 · 实践要点
DDR5
Read
29
温度与工艺角仿真
PVT变化下的眼图退化
温度
工艺角仿真
30
从仿真到测试验证
对比仿真与实测 · 修正模型
从仿真到测试验证
对比仿真
所属VIP或分类
同VIP:DDR5-DQ-DQS仿真案例与参数优化
同VIP:DDR5-Eye-Mask合规性仿真与调试技巧
同VIP:DDR5-Jitter分解实战:抖动定位与优化