第3章 传输线理论：特性阻抗、微带线/带状线、差分对
好，咱们进入正题。DDR4跑得那么快，信号在PCB上走的时候，不能再当成一根简单的导线了。这时候，必须得用传输线的眼光去看它。
我当年刚开始做高速设计时，以为只要把线连通就行，结果板子回来，DDR4根本跑不稳。后来才明白——信号在传输线上是以电磁波的形式前进的。你想想看，既然是波，就会有反射、有损耗、有延迟。这些都是信号完整性的核心问题。
3.1 特性阻抗：传输线的“身份证”
特性阻抗，我用一句话概括：它决定了信号在传输线上怎么跑。
严格定义是：信号在无反射传输线上，电压与电流的比值。单位是欧姆（Ω）。但别被公式吓到，咱们更关心的是它受什么影响。
核心公式（定性理解）：
Z₀ ≈ √(L/C)
L是单位长度电感，C是单位长度电容。阻抗高，说明电感大或电容小；阻抗低，说明电感小或电容大。
在我做的DDR4项目中，控制器和DRAM颗粒的特性阻抗规范通常是40Ω或50Ω（单端）。如果PCB上走线的阻抗偏差太大，信号就会反射，导致眼图闭合。
个人习惯：打板前，我总会要求PCB厂提供阻抗测试条（coupon）的测试报告。别信“我们工艺稳定”这种话，实测数据才靠谱。
影响特性阻抗的关键因素
做设计时，这些参数你要心里有数：
- 线宽（W）：越宽，阻抗越低。我遇到过线宽做细了10%，阻抗直接飙到55Ω，DDR4数据线眼图塌了。
- 介质厚度（H）：信号层到参考层的距离。越厚，阻抗越高。但太厚也会增加串扰。
- 介电常数（εr）：PCB板材决定。FR4大概在4.2-4.6，高频板材（如Megtron 6）更低，也更稳定。
- 铜厚（T）：影响不大，但内层铜厚通常1oz，外层0.5oz。
注意：不要只看理论值。生产时，蚀刻、压合、玻纤效应都会让阻抗跑偏。我建议仿真时留出±10%的裕量。
3.2 微带线 vs. 带状线：两种常见结构
PCB上的传输线，主要就两种：微带线和带状线。它们的应用场景很不一样。
| 特性 | 微带线（Microstrip） | 带状线（Stripline） |
|---|---|---|
| 结构 | 外层走线，一面是空气，一面是参考层 | 内层走线，上下都有参考层 |
| 电磁场 | 大部分在介质，小部分在空气 | 完全包裹在介质中 |
| 损耗 | 较低 | 较高 |
| 串扰 | 较大（辐射强） | 较小（屏蔽好） |
| 应用 | 顶层/底层走线，常用于高频RF | 内层走线，常用于DDR数据线 |
在DDR4设计中，我通常的做法是：数据线（DQ）走带状线，因为屏蔽好，串扰小，信号质量稳定。地址/控制线可以走微带线，但要注意相邻层不要有高速线交叉。
我记得有个项目，为了省成本，把DDR4数据线全走在表层微带线。结果仿真发现，过孔stub和串扰搞不定。最后还是改成了内层带状线，眼图立马好了。
3.3 差分对：高速信号的“好兄弟”
DDR4虽然主要是单端信号，但差分对（比如DQS，时钟CLK）必须用差分对来处理。差分对的阻抗概念有点不一样。
差分阻抗 vs. 共模阻抗
- 差分阻抗（Zdiff）：两条线之间的阻抗。对于DDR4差分时钟，通常要求100Ω。
- 共模阻抗（Zcom）：每一条线对参考地的阻抗，一般是50Ω。
- 关系：Zdiff ≈ 2 × Zcom（当耦合很弱时）
但实际上，两条线之间有耦合，所以差分阻抗会比两倍单端阻抗略低。
避坑指南：我曾经在设计差分对时，只考虑线宽线距，忘了检查耦合带来的影响。结果仿真时发现差分阻抗只有90Ω。当时头大，后来调整了线距才解决。所以，一定要用场求解器提取S参数来验证。
差分对的设计要点
- 等长：两条线长度差要小，DDR4通常要求≤5mil。等长是为了保证信号相位一致。
- 等距：间距（S）要恒定。间距变化会导致阻抗突变，引起反射。
- 避免stub：差分对上的任何分叉都是灾难。我见过有人为了测试方便，在差分对上加了测试点，结果眼图直接变糊。
- 参考层完整：差分对下面必须有连续的参考平面。有一次设计，差分对跨过了一个分割槽，结果共模噪声飙升，时钟抖动变大。
下面这张图，我总结了传输线理论在DDR4设计中的核心逻辑，你可以跟着梳理一下。
3.4 仿真验证：数据说话
理论再好，不如仿真跑一轮。我用的工具主要是Ansys SIwave或Cadence Sigrity。对于DDR4传输线，最关键的几个指标是：
- 阻抗Profile（TDR）：看整条链路的阻抗连续性。突变点就是反射源。
- 插入损耗（S21）：高频分量能不能过去。DDR4的速率下，损耗不能太大。
- 回波损耗（S11）：反射回来的能量。越小越好。
- 串扰（S41， S43）：相邻走线的干扰。
一个我常用的检查清单：
- 单根走线阻抗是否在目标值±10%内？
- 差分对阻抗是否接近100Ω？
- 差分对内等长是否满足？
- 有无跨越分割槽？
- 过孔stub是否过长（DDR4建议≤30mil）？
嗯，做到这一步，传输线部分基本就稳了。很多新手容易忽略的是阻抗连续性，尤其是过孔处。我建议在仿真时，把过孔也提取出来，看看它的等效阻抗是多少。有时候，一个好端端的50Ω走线，遇到一个过孔，阻抗掉到35Ω，信号瞬间就裂了。
好了，这一章就到这里。记住：传输线理论不是一串公式，而是你高速设计中的“指北针”。把阻抗、结构、差分对搞明白了，DDR4的信号完整性就有了地基。咱们下面接着实战，看看DDR4的时序和拓扑怎么搭。