VIP20
本课程属于：021-DDR4时序训练与ODT配置 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

DDR4信号完整性仿真与设计验证案例

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
DDR4简介
发展历程 · 关键特性（数据速率 · 电压
DDR4简介
02
DDR4信号完整性基础
反射 · 串扰 · 衰减
DDR4信号完整性基础
03
传输线理论
特性阻抗 · 微带线/带状线 · 差分对
传输线理论特性阻抗
04
IBIS模型
IBIS概述 · IBIS文件结构 · 如何获取DDR4 IBIS模型
IBIS模型
05
仿真工具介绍
HyperLynx · ADS · Cadence SI
仿真工具介绍HyperLynx
06
仿真流程概述
从原理图到波形分析
仿真流程概述从原理图到波形分…
07
案例项目描述
一个DDR4内存接口设计（如16位数…
案例项目描述DDR4
08
预布线仿真
叠层设计 · 阻抗控制
预布线仿真叠层设计
09
拓扑结构选择
Fly-by拓扑 vs T拓扑
拓扑结构选择Fly-by
10
端接策略
ODT（片内端接）配置
端接策略ODT
11
时序分析基础
建立时间 · 保持时间 · setup/hold margin
时序分析基础建立时间
12
DDR4时序参数
tCK · tRCD · tCL等
DDR4时序参数
13
仿真设置
激励源（PRBS · 实际波形） · 仿真时间步长
仿真设置PRBS
14
眼图分析
眼图生成 · 眼图指标（眼高 · 眼宽
眼图分析眼图生成
15
反射仿真
过冲 · 下冲 · 回勾
反射仿真过冲
16
串扰仿真
近端串扰 · 远端串扰 · 串扰对时序的影响
串扰仿真近端串扰
17
电源完整性（PDN）仿真
去耦电容 · VRM · 目标阻抗
PDN电源完整性
18
同步开关噪声（SSN）分析
地弹 · VDDQ弹
SSN同步开关噪声
19
DDR4读写操作仿真
读周期 · 写周期波形
DDR4读写操作仿真
20
时序裕量仿真
Setup/hold仿真方法
时序裕量仿真Setup/hold
21
参数扫描仿真
不同端接电阻 · 不同ODT设置
参数扫描仿真不同端接电阻
22
结果后处理
如何解读仿真报告
结果后处理如何解读仿真报告
23
布局布线约束
长度匹配 · 等长 · 差分对间距
布局布线约束长度匹配
24
后仿真流程
从PCB layout导入进行后仿真
后仿真流程PCB
25
实际案例调试
解决一次DDR4信号完整性问题
实际案例调试DDR4
26
DDR4 BGA封装建模
封装寄生参数影响
DDR4BGA
27
3D全波仿真
当需要更高精度时
3D全波仿真当需要更高精度时
28
一致性测试
JEDEC规范对照
一致性测试JEDEC
29
仿真与实测对比
如何校准模型
仿真实测对比
30
总结与进阶
面向DDR5的迁移
进阶DDR5