第1章 D-PHY简介与Packet Loss基本概念

1.1 D-PHY到底是什么？

做MIPI接口的工程师，肯定绕不开D-PHY。它定义了物理层怎么传数据。说白了就是一对差分信号线，加上时钟线，用低压差分信号来高速传输。我刚开始接触MIPI时，总把它和CSI、DSI搞混——其实D-PHY是底层，CSI和DSI是上层协议。嗯，这里要注意区分。

D-PHY的核心结构很简单：一个时钟通道（Clock Lane）加一到多个数据通道（Data Lane）。每个通道都是一对差分线，叫Dp和Dn。差分信号的好处是抗共模干扰强，你想想看，两个线同时被噪声干扰时，差值基本不变。这玩意儿在高速信号里特别好用。

组件	作用
时钟通道	提供同步时钟，DDR双沿采样
数据通道	传输数据，支持1~4条通道
HS模式	高速传输，80M~2.5Gbps
LP模式	低功耗控制，常用于握手与配置

1.2 什么是Packet Loss？

你可能会问：D-PHY传输的是连续的比特流，怎么就有丢包了？实际上D-PHY本身不直接处理“包”，但上层协议（比如CSI-2/DSI）会把数据打包成帧。当物理层出现误码导致帧校验失败，或者PHY状态机跑飞，就会产生丢包。我习惯把Packet Loss定义为：上层预期收到的完整数据包与实际收到的完整数据包之间的缺失比例。

为什么物理层会丢包？最常见的直接原因是误码（Bit Error）。假设你传了100万个字节（约800万比特），其中有1个比特翻转——如果刚好落在帧头或CRC校验区，整个包就废了。所以丢包率和误码率（BER）密切相关，但两者不是简单线性关系。我做过一个项目，BER在10^-12时丢包率几乎为零，但BER升到10^-9时，丢包率直接跳到万分之一。

1.3 影响D-PHY链路可靠性的因素

根据我这些年踩的坑，影响丢包的核心因素可以归纳为以下5个方面：

1. 信号完整性（SI）——反射、串扰、衰减会导致眼图闭合。我记得有一次调屏，数据通道上的反射让眼高只有150mV，结果丢包率0.5%，怎么也降不下来。后来加了端接电阻才解决。
2. 时序偏差——时钟到数据的skew过大，DDR采样窗口变窄。我曾经测试过一对差分线等长差了20mil，直接让时序容限减半。
3. 电源噪声——D-PHY的HS-MODE对电源纹波非常敏感。有次项目用了一颗便宜的LDO，纹波30mV，结果高速模式下间歇性丢包，换低纹波LDO后问题消失。
4. 阻抗不连续——连接器、过孔、走线换层都会引入阻抗突变。建议差分阻抗控制在100Ω±10%，这是硬规矩。
5. 状态机异常——比如LP到HS转换没完成就发数据，或者Escape Mode时序错误。我遇到过一次，因为固件少配了一个LP-11维持时间，导致PHY死锁。

1.4 丢包率与误码率的定量关系

实际工程中更关心丢包率（PLR）而不是BER，因为应用层只认包。但调试时我们经常从BER入手。下面这张表是我总结的典型对应关系（假设包长1024字节）：

BER	每个包的错误概率	丢包率估算	链路状态
10-12	8.2 × 10-9	< 10-8	优秀
10-10	8.2 × 10-7	≈ 10-6	良好
10-9	8.2 × 10-6	≈ 10-5	临界
10-8	8.2 × 10-5	≈ 10-4	不可接受

1.5 本章知识框架

下面的关系图帮你快速理解D-PHY链路可靠性的全景。整个课程会沿着这些分支层层展开。

1.6 这一章你需要带走什么？

• D-PHY是差分对物理层，分时钟通道和数据通道。
• Packet Loss是应用层丢包，根源在物理层误码和状态机异常。
• 信号完整性、时序、电源、阻抗、状态机是五大影响因素。
• 丢包率和误码率有关系，但包长和协议保护机制也会影响。
• 调试链路时，优先用PRBS码流测BER，再切换到实际图像验证。